[發明專利]轉換電感性負載

在審

• 申請號: 201080044643.6
• 申請日: 2010-09-27
• 公開（公告）號: CN102612799A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: T·坎瑟拉
• 申請（專利權）人: 阿爾斯通電網有限公司
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/34;H02M1/38;H02H7/00
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

技術領域

本發明涉及一種轉換電感性負載的設備，其中包括用于轉換電感性負載的半導體閥以及為半導體閥提供觸發信號的裝置，該半導體閥包括至少兩個半導體級。

本發明還涉及一種轉換電感性負載的方法，其中該方法控制半導體閥，該半導體閥包括至少兩個半導體級，該方法提供觸發信號給半導體閥。

本發明還涉及一種轉換電感性負載的控制系統的軟件產品，該控制系統包括控制半導體閥的控制單元，該半導體閥包括至少兩個半導體級。

背景技術

晶閘管應用在許多高壓設備中。由于高壓需要用到由一系列晶閘管級聯組成的晶閘管閥。通常每個晶閘管級包含一個晶閘管或兩個反向并聯的晶閘管。晶閘管閥可用于靜止無功補償器(SVC)中，例如用于連接晶閘管控制電抗器(TCR)和晶閘管投切電容器(TSC)。晶閘管閥也可以用于晶閘管投切串聯電容器(TCSC)中，用于補償長傳輸線。晶閘管閥還可以用于連接高壓直流設備(HVDC)。

當晶閘管閥開啟時，不同的電容，例如寄生電容、分布電容或總線結構的電容，會產生瞬時大電流通過晶閘管閥。如果瞬時電流被很大程度放大或電流的上升時間很短，會在晶閘管中形成所謂的熱點，這樣晶閘管就損壞了。現有的技術中將飽和非線性電流變化率限制電抗器或線性電流變化率限制電抗器與晶閘管閥串聯，從而限制電流上升的速率。電抗器必須匹配晶閘管閥的額定電壓和額定電流，這就帶來了復雜性和高成本的問題。

發明內容

本發明提供一種設備，其特征在于，為半導體閥提供觸發信號的裝置依次排列為半導體閥提供觸發信號，從而在至少兩個半導體級的觸發信號間產生預定的延時。

另外，本發明提供一種方法，其特征在于，為半導體閥提供觸發信號，從而在至少兩個半導體級的觸發信號間產生預定的延時。

再者，本發明提供一種軟件產品，其特征在于，控制單元對該軟件產品的執行提供如下操作：為半導體閥提供觸發信號，從而在至少兩個半導體級的觸發信號間產生預定的延時。

本發明提供的技術方案中，半導體閥用于轉換電感性負載。半導體閥包括至少兩個半導體級。為半導體閥提供觸發信號，從而在至少兩個半導體級的觸發信號間產生預定的延時。由于半導體級不是同時被觸發，系統電容的放電電流可以被分為幾個部分，從而避免半導體閥中通過大電流脈沖。當最后的半導體級被觸發后，半導體閥開啟。半導體閥的電壓受電感性負載的影響，在每次被觸發時都會衰減。最后注入的電流會降低到一個低值。因此不需要采用電流變化率限制電抗器，或者只需要采用大小適中的電流變化率限制電抗器。

在一個實施例中，確定每個半導體級的電容值(包括半導體結電容)，使得每個半導體級的電壓應力適中。系統電容通過受控的方式向半導體級電容放電。這樣，未被觸發的半導體級電壓不會過度升高。而且由于半導體閥電壓減小緩慢，對外界環境或其它半導體閥的電磁干擾會最小化。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯：

圖1為晶閘管控制電抗器的電路原理圖；

圖2為現有技術中晶閘管級的電壓示意圖；

圖3為現有技術中晶閘管閥的電流示意圖；

圖4為現有技術中晶閘管閥的電壓示意圖；

圖5為一個實施例中采用延時觸發的晶閘管級的電壓示意圖；

圖6為一個實施例中采用延時觸發的晶閘管閥的電流示意圖；

圖7為一個實施例中采用延時觸發的晶閘管閥的電壓示意圖；

圖8為HVDC轉換器的電路原理圖；

圖9為HVDC晶閘管閥的電路原理圖；

圖10為一個實施例中給晶閘管級提供觸發信號的電路原理圖；以及

圖11為另一個實施例中給晶閘管級提供觸發信號的電路原理圖。

具體實施方式

如圖1所示，在A與B相之間為晶閘管控制電抗器。電抗器L本身包括兩個部分，其中晶閘管閥V在兩個電抗器之間。晶閘管閥V包括幾個相互串聯的晶閘管級T₁到T₅。每個晶閘管級T₁到T₅包括兩個反向并聯的晶閘管。

圖1中列出了對系統有影響的幾個電容。這些電容例如為寄生電容、分布電容以及總線結構的電容。圖1中這些電容表示為例如寄生電容C_ST和電抗器電容C_L。通常這些電容大小在幾百個pF范圍。