[發明專利]利用受激氮-氧類進行的金屬氧化物薄膜沉積的系統和方法

有效

• 申請號: 201080036764.6
• 申請日: 2010-08-12
• 公開（公告）號: CN102625861A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: E·謝羅;P·雷伊塞寧;S.H.金;王長工
• 申請（專利權）人: ASM美國股份有限公司
• 主分類號: C23C16/40
• 分類號: C23C16/40;C23C16/455;C23C16/52;C01B13/11
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 郭輝

相關申請的交叉參考

本申請涉及并要求2009年8月14日提交的名為“利用受激氮-氧類進行的金屬氧化物薄膜沉積的系統和方法”的臨時專利申請序列號61/234,017；2010年5月7日提交的名為“利用受激氮-氧類進行的金屬氧化物薄膜沉積系統和方法”的臨時專利申請序列號61/332,600；以及2010年8月11日提交的名為“利用受激氮-氧類進行的金屬氧化物薄膜沉積的系統和方法”的美國發明專利申請序列號12/854,818的優先權，其中上述各專利作為參考文獻引入本文中。

發明說明

發明領域

本申請涉及薄膜沉積，并且更具體涉及使用前體通過利用臭氧和受激氮-氧類的原子層沉積法沉積金屬氧化物的系統和方法。

背景技術

多年來，二氧化硅(SiO₂)作為例如晶體管柵電介質和電容電介質的元件已用于半導體襯底中。然而，由于電路元件尺寸減小，SiO₂的電性能特性導致不希望有的后果，例如增加泄漏電流。當較老一代的電介質例如SiO₂用于制造較新的集成電路幾何結構時，控制泄漏電流以保持高速及低功率性能是一個難題。

較新的工藝，尤其是那些使用制造幾何結構小于65nm的工藝已經開始在半導體制造中包括高介電常數(高k)絕緣體。尤其是對于45nm以及更小工藝的幾何結構，一些芯片制造商現在依賴于高k電介質。用高k電介質取代SiO₂柵電介質對于獲得更小的器件幾何結構同時控制泄漏及其它電性能標準是重要的。

當高k電介質的使用便于集成電路元件例如晶體管柵電介質按比例縮得更小時，在它們的制造中存在難題。已知某些金屬和稀土氧化物例如氧化鋯，氧化鈦，氧化鉿，氧化鉭，氧化鋁，氧化釔，以及氧化鑭提供所希望的特性，沉積為薄膜時在制造工藝期間仍存在問題，例如工藝化學之間的不相容性，沉積循環時間延長，以及低于所需的沉積均勻性。

有各種各樣的方法及相關的設備在襯底例如半導體上提供薄膜。一些在襯底上形成薄膜的方法利用半導體上的表面反應，例如真空蒸發沉積，分子束外延，化學氣相沉積(CVD)的不同變種方法(包括低壓CVD，有機金屬CVD和等離子體增強CVD)以及原子層外延(ALE)。ALE也被稱為原子層沉積(ALD)。

ALD是一種通過不同前體物質的順序引入在襯底的表面上沉積薄膜的方法。常規的ALD設備可包括反應室，該反應室包含反應器和襯底支架；氣流系統，該氣流系統包含用于對襯底表面提供前體和反應物的氣體進口；和用于去除已用的氣體的排氣系統。生長機理依賴襯底活性部位上吸附前體并且優選保持的條件使得在襯底上形成僅僅一個單層，從而自終止該工藝。使襯底與第一前體接觸，通常后面是清除階段或其它去除工藝(例如排空或“抽空”)，其中任何過量的第一前體以及任何反應副產物從反應室去除。然后第二反應物或者前體被引入反應室中，此時它與第一前體反應，并且該反應在襯底上形成所需的薄膜。當所有吸附于襯底的可用的第一前體物質與第二前體反應后反應終止。隨后實施第二或其它去除階段以除去反應內的任何剩余第二前體以及可能的反應副產物。該循環可重復以使薄膜生長至所需的厚度。

ALD相比其它沉積工藝的一個公認的優點是它是自飽和的且均勻，只要溫度在ALD范圍內(其高于反應物的冷凝溫度并且低于反應物的熱分解溫度)，并且在每個脈沖中提供足夠的反應物以使表面飽和。因此，溫度和氣體供給都不需要完全均勻以獲得均勻的沉積。

ALD還描述于芬蘭的專利公布52359和57975以及美國專利號4058430和4389973。實施這些方法的設備揭示于美國專利號5855680，6511539和6820570，芬蘭專利號100409，Material?Science?Report?4(7)(1989)，第261頁，以及Tyhjiotekniikka(真空技術的芬蘭出版物)，ISBN951-794-422-5，第253-261頁。