[發明專利]向處理器核分配高速緩沖存儲器關聯性

有效

• 申請號: 201080036611.1
• 申請日: 2010-06-11
• 公開（公告）號: CN102483840A
• 公開（公告）日: 2012-05-30
• 發明（設計）人: 安德魯·烏爾夫;托馬斯·馬丁·康特
• 申請（專利權）人: 英派爾科技開發有限公司
• 主分類號: G06T1/00
• 分類號: G06T1/00;G06F15/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種計算系統，包括：

多核處理器，包括多個單獨處理器核；

高速緩沖存儲器，配置為對于所述多個單獨處理器核中的至少一些是可訪問的；以及

高速緩存控制器，耦接至多核處理器，高速緩存控制器配置為分配高速緩沖存儲器內的存儲空間，高速緩存控制器進一步配置為促進所述多個單獨處理器核中的至少一些以相應的關聯性級別來訪問高速緩沖存儲器，其中相應的關聯性級別對于所述多個單獨處理器核中的至少一些而言是不同的。

2.根據權利要求1所述的計算系統，還包括：核控制器，耦接至所述多個單獨處理器核，核控制器配置為確定所述多個單獨處理器核中的每一個將要處理哪些處理任務。

3.根據權利要求1所述的計算系統，還包括：核控制器，耦接至所述多個單獨處理器核，核控制器配置為確定要將哪些線程存儲在高速緩沖存儲器中。

4.根據權利要求1所述的計算系統，其中，所述多個單獨處理器核中的至少一些包括相應的分支預測器，分支預測器配置為識別跨越引用，

其中，計算系統還包括：核控制器，耦接至所述多個單獨處理器核中配置為訪問高速緩沖存儲器的至少一些處理器核，核控制器配置為至少部分地基于對跨越引用的識別來分配高速緩沖存儲器內的存儲空間。

5.根據權利要求1所述的計算系統，還包括：核控制器，耦接至所述多個單獨處理器核，核控制器配置為至少部分地基于與每一個單獨處理器核關聯的硬件特性，向單獨處理器核分配高速緩沖存儲器內的存儲空間。

6.根據權利要求1所述的計算系統，其中，高速緩存控制器配置為針對高速緩沖存儲器的每一行，向能夠訪問高速緩沖存儲器的每一個單獨處理器核分配相應的關聯性級別。

7.根據權利要求1所述的計算系統，其中，配置為訪問高速緩沖存儲器的每一個單獨處理器核配置為輸出包括多個中階地址位的地址，并且高速緩存控制器配置為使用所述中階地址位作為索引，來選擇高速緩沖存儲器中相應的存儲單元行。

8.根據權利要求1所述的計算系統，其中，配置為訪問高速緩沖存儲器的每一個單獨處理器核配置為輸出包括多個高階地址位的地址，并且高速緩存控制器配置為使用所述高階地址位作為在高速緩沖存儲器中存儲的相應標簽，其中將來自單獨處理器核之一的地址的高階地址位與所存儲的每一個標簽相比較，高速緩存控制器配置為響應于地址的高階地址位與所存儲的標簽之一之間的匹配，使所述單獨處理器核之一訪問高速緩沖存儲器中與存儲該標簽的位置相對應的位置處存儲的數據。

9.根據權利要求1所述的計算系統，其中，配置為訪問高速緩沖存儲器的每一個單獨處理器核配置為輸出包括多個低階地址位的地址，并且高速緩存控制器配置為使用所述低階地址位來選擇高速緩沖存儲器的行中存儲的數據的多個位。

10.根據權利要求1所述的計算系統，其中，高速緩沖存儲器的每一列配置為存儲位矢量，并且高速緩存控制器配置為使用所述位矢量來確定單獨處理器核中哪個處理器核能夠訪問高速緩沖存儲器的相應列。

11.根據權利要求1所述的計算系統，其中，高速緩存控制器配置為使用寫回高速緩存寫策略，來將指令和數據寫入高速緩沖存儲器。

12.根據權利要求1所述的計算系統，其中，高速緩存控制器配置為至少部分地基于與每一個單獨處理器核關聯的硬件特性，允許配置為訪問高速緩沖存儲器的每一個單獨處理器核以相應的關聯性級別來訪問高速緩沖存儲器。

13.根據權利要求1所述的計算系統，其中，高速緩存控制器配置為至少部分地基于與所述多個單獨處理器核中的至少一些關聯的執行線程的執行特性，允許所述多個單獨處理器核中的所述至少一些以相應的關聯性級別來訪問高速緩沖存儲器。

14.一種允許多個處理器核訪問高速緩沖存儲器的方法，包括：

向所述多個處理器核中的每一個分配相應的高速緩沖存儲器關聯性級別，分配給所述多個處理器核中至少一個處理器核的高速緩沖存儲器關聯性級別不同于分配給所述多個處理器核中至少另一個處理器核的高速緩沖存儲器關聯性級別；以及

促進所述多個處理器核中的每一個以分配的相應關聯性級別來訪問高速緩沖存儲器。