[實用新型]DDR2轉DDR3子卡無效
| 申請號: | 201020695903.3 | 申請日: | 2010-12-31 |
| 公開(公告)號: | CN202003260U | 公開(公告)日: | 2011-10-05 |
| 發明(設計)人: | 王武 | 申請(專利權)人: | 深圳市先冠電子有限公司 |
| 主分類號: | G06F1/16 | 分類號: | G06F1/16 |
| 代理公司: | 深圳市德力知識產權代理事務所 44265 | 代理人: | 林才桂 |
| 地址: | 518000 廣東省深*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | ddr2 ddr3 | ||
技術領域
本實用新型涉及計算機領域,尤其涉及一種可以實現在四倍速率動態隨機存取(DDR2:Double?Data?Rate?2)的平臺上使用八倍速率動態隨機存取(DDR3:Double?Data?Rate?3)內存的DDR2轉DDR3子卡。
背景技術
一般的個人電腦系統主要是由主板、界面卡、及周圍設備組成,其中主板可以說是電腦系統的心臟。在主板上,除了有中央處理器CPU、控制芯片組、及可供安裝界面卡的插槽外,還設有數個可安裝內存模塊的內存插槽(memory?module?slot)。目前較為常見的一種內存模塊為一種雙倍速率動態隨機存取內存(DDR?DRAM:Double?Data?Rate?DRAM),其以內存條的形式插在內存插槽內,從而實現內存條與主板的電性連接。
隨著計算機技術的不斷發展,DDR?DRAM的規格已經由第一代的DDR1演變至第二代的DDR2,再由第二代的DDR2提升為第三代的DDR3。然而,由于DDR3是DDR2的改良,且DDR3具有DDR2沒有的功能,因此DDR3與DDR2的引腳排列方式不同。通常,一個廠家所制造出來的主板的內存插槽,只能插置DDR2或DDR3中的一種,因此現有市面上所出現的DDR2轉DDR2子卡或是DDR3轉DDR3子卡,均只限于保護內存金手指的作用,不具有內存規格上的轉換功能。若需要在原始DDR2規格的主板上使用DDR3的內存,則需要將原有的主板更換為設有與DDR3內存相匹配內存插槽的主板,費用較為昂貴。因此現有的DDR2轉DDR2子卡或是DDR3轉DDR3子卡只適用于主板生產廠家測試使用,而對終端的客戶卻沒有使用價值。
實用新型內容
本實用新型的目的在于,提供一種DDR2轉DDR3子卡,其具有內存規格轉換功能,可以實現在DDR2規格的主板平臺上使用DDR3規格的內存,對終端的客戶更具使用價值。
為實現上述目的,本實用新型提供一種DDR2轉DDR3子卡,其包括:DDR2對接接口、與DDR2對接接口電性連接的DDR3接口、及與DDR3接口電性連接的轉換電路模塊;該DDR2對接接口包括數個DDR2信號管腳,DDR3接口包括與數個DDR2信號管腳分別對應的通用信號引腳(DDR3接口的引腳似乎都是通用信號引腳,這個名稱不適當)、事件信號引腳、復位輸入信號引腳、及數個DDR3電壓信號引腳,該數個通用信號引腳分別與其對應的DDR2信號管腳電性連接,事件信號引腳、復位輸入信號引腳、及數個DDR3電壓信號引腳分別與轉換電路模塊電性連接。
所述數個DDR2信號管腳包括數據傳輸信號管腳、檢查應答信號管腳、寫數據時鐘信號管腳、數據選通信號管腳、地址信號管腳、區塊尋址信號管腳、行地址選擇信號管腳、列地址選擇信號管腳、寫入信號管腳、時鐘信號管腳、片選信號管腳、高電平有效信號管腳、核心整合終結器信號管腳、SPD地址輸入信號管腳、SPD數據輸入/輸出信號管腳、SPD時鐘輸入信號管腳、內存SPD芯片的工作電壓信號管腳、存儲總線電壓信號管腳、及電源線信號管腳。
所述數個通用信號引腳包括數據傳輸信號引腳、檢查應答信號引腳、寫數據時鐘信號引腳、數據選通信號引腳、地址信號引腳、區塊尋址信號引腳、行地址選擇信號引腳、列地址選擇信號引腳、寫入信號引腳、時鐘信號引腳、片選信號引腳、高電平有效信號引腳、核心整合終結器信號引腳、SPD地址輸入信號引腳、SPD數據輸入/輸出信號引腳、SPD時鐘輸入信號引腳、內存SPD芯片的工作電壓信號引腳、存儲總線電壓信號引腳、及電源線信號引腳,該數個通用信號引腳分別與其相對應的DDR2信號管腳電性連接。
所述寫數據時鐘信號管腳包括高、低電平寫數據時鐘信號管腳,寫數據時鐘信號引腳包括高、低電平寫數據時鐘信號引腳,該高電平寫數據時鐘信號管腳與高電平寫數據時鐘信號引腳對應電性連接,低電平數據時鐘信號管腳與低電平寫數據時鐘信號引腳對應電性連接。
所述行地址選擇信號管腳、列地址選擇信號管腳、寫入信號管腳、及片選信號管腳均為低電平信號管腳,行地址選擇信號引腳、列地址選擇信號引腳、寫入信號引腳、及片選信號引腳均為低電平信號引腳。
所述DDR2對接接口內包括三組時鐘信號管腳,DDR3接口內包括兩組時鐘信號引腳,該三組時鐘信號管腳中的任意兩組分別與DDR3的兩組時鐘信號引腳電性連接。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市先冠電子有限公司,未經深圳市先冠電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201020695903.3/2.html,轉載請聲明來源鉆瓜專利網。





