[實用新型]DDR2轉DDR3子卡

無效

• 申請號: 201020695903.3
• 申請日: 2010-12-31
• 公開（公告）號: CN202003260U
• 公開（公告）日: 2011-10-05
• 發明（設計）人: 王武
• 申請（專利權）人: 深圳市先冠電子有限公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

1.一種DDR2轉DDR3子卡，其特征在于，包括：DDR2對接接口、與DDR2對接接口電性連接的DDR3接口、及與DDR3接口電性連接的轉換電路模塊；該DDR2對接接口包括數個DDR2信號管腳，DDR3接口包括與數個DDR2信號管腳分別對應的通用信號引腳、事件信號引腳、復位輸入信號引腳、及數個DDR3電壓信號引腳，該數個通用信號引腳分別與其對應的DDR2信號管腳電性連接，事件信號引腳、復位輸入信號引腳、及數個DDR3電壓信號引腳分別與轉換電路模塊電性連接。

2.如權利要求1所述的DDR2轉DDR3子卡，其特征在于，所述數個DDR2信號管腳包括數據傳輸信號管腳、檢查應答信號管腳、寫數據時鐘信號管腳、數據選通信號管腳、地址信號管腳、區塊尋址信號管腳、行地址選擇信號管腳、列地址選擇信號管腳、寫入信號管腳、時鐘信號管腳、片選信號管腳、高電平有效信號管腳、核心整合終結器信號管腳、SPD地址輸入信號管腳、SPD數據輸入/輸出信號管腳、SPD時鐘輸入信號管腳、內存SPD芯片的工作電壓信號管腳、存儲總線電壓信號管腳、及電源線信號管腳。

3.如權利要求2所述的DDR2轉DDR3子卡，其特征在于，所述數個通用信號引腳包括數據傳輸信號引腳、檢查應答信號引腳、寫數據時鐘信號引腳、數據選通信號引腳、地址信號引腳、區塊尋址信號引腳、行地址選擇信號引腳、列地址選擇信號引腳、寫入信號引腳、時鐘信號引腳、片選信號引腳、高電平有效信號引腳、核心整合終結器信號引腳、SPD地址輸入信號引腳、SPD數據輸入/輸出信號引腳、SPD時鐘輸入信號引腳、內存SPD芯片的工作電壓信號引腳、存儲總線電壓信號引腳、及電源線信號引腳，該數個通用信號引腳分別與其相對應的DDR2信號管腳電性連接。

4.如權利要求3所述的DDR2轉DDR3子卡，其特征在于，所述寫數據時鐘信號管腳包括高、低電平寫數據時鐘信號管腳，寫數據時鐘信號引腳包括高、低電平寫數據時鐘信號引腳，該高電平寫數據時鐘信號管腳與高電平寫數據時鐘信號引腳對應電性連接，低電平數據時鐘信號管腳與低電平寫數據?時鐘信號引腳對應電性連接。

5.如權利要求3所述的DDR2轉DDR3子卡，其特征在于，所述行地址選擇信號管腳、列地址選擇信號管腳、寫入信號管腳、及片選信號管腳均為低電平信號管腳，行地址選擇信號引腳、列地址選擇信號引腳、寫入信號引腳、及片選信號引腳均為低電平信號引腳。

6.如權利要求3所述的DDR2轉DDR3子卡，其特征在于，所述DDR2對接接口內包括三組時鐘信號管腳，DDR3接口內包括兩組時鐘信號引腳，該三組時鐘信號管腳中的任意兩組分別與DDR3的兩組時鐘信號引腳電性連接。

7.如權利要求1所述的DDR2轉DDR3子卡，其特征在于，所述轉換電路模塊內包括有數個電阻、電容、及線性電路，所述事件信號引腳電性連接有一1K歐姆電阻；復位輸入信號引腳一端電性連接一1K歐姆電阻，另一端電性連接一1UF/10V電容后接地，該分別與事件信號引腳及復位輸入信號引腳電性連接的兩1K歐姆電阻的另一端均用于與主板的內存插槽電壓電性連接。

8.如權利要求7所述的DDR2轉DDR3子卡，其特征在于，所述數個DDR3電壓信號引腳包括總線參考電壓信號引腳、命令與地址參考電壓信號引腳、及線路終端電壓信號引腳，該總線參考電壓信號引腳、及命令與地址參考電壓信號引腳一端均分別電性連接兩15歐姆電阻，另一端均分別電性連接一10UF/10V電容與一0.1UF/10V電容，該10UF/10V電容、0.1UF/10V電容、及其中一15歐姆電阻的另一端均接地，另一15歐姆電阻的另一端用于與主板的內存插槽電壓電性連接，線路終端電壓信號引腳與線性電路電性連接。

9.如權利要求1所述的DDR2轉DDR3子卡，其特征在于，所述DDR3接口、及與DDR3接口電性連接的轉換電路模塊均設于一電路板上，該電路板一側與一卡槽相固定，DDR2對接接口依次并行排布于該卡槽背向電路板的一側，該卡槽兩端還分別設有一可活動連接的卡扣部。?