[實用新型]對位置傳感器的正余弦信號細分和數據編碼的裝置

有效

• 申請號: 201020620701.2
• 申請日: 2010-11-23
• 公開（公告）號: CN201858990U
• 公開（公告）日: 2011-06-08
• 發明（設計）人: 楊俊平;曾慶明;宋師;黃揚根
• 申請（專利權）人: 廣州數控設備有限公司
• 主分類號: G01D18/00
• 分類號: G01D18/00
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 裘暉

1.對位置傳感器的正余弦信號進行細分和數據編碼的裝置，其特征在于，所述裝置具體包括：

編碼器，用于輸出1Vpp的正弦差分信號、1Vpp的余弦差分信號以及一周信號；

第一信號調理模塊，用于對從編碼器輸出的1Vpp正弦差分信號進行處理，濾除其輸入的噪聲，并將信號進行2倍放大；

第二信號調理模塊，用于對從編碼器輸出的1Vpp余弦差分信號進行處理，濾除其輸入的噪聲，并將信號進行2倍放大；

第一模數轉換器，用于對從第一信號調理模塊出來的正弦差分信號進行高速采樣；

第二模數轉換器，用于對從第二信號調理模塊出來的余弦差分信號進行高速采樣；

第一比較器，用于將編碼器的余弦差分信號整形，變成過零脈沖信號；

第二比較器，用于將編碼器的正弦差分信號整形，變成過零脈沖信號；

第三比較器，用于將一周信號進行整形，產生一個脈沖信號；

FPGA模塊，用于對從第一比較器、第二比較器、第三比較器、第一模數轉換器以及第二模數轉換器中輸出的信號進行預處理以及對從DSP模塊中輸出的絕對細分位置值進行數據編碼處理；

DSP模塊，用于對從FPGA模塊中輸出的數據進行補償與計算；

輸出模塊，用于將FPGA模塊中輸出的串行數據進行數據輸出；

所述編碼器的正弦信號輸出端分別與第二比較器和第一信號調理模塊相連接，所述第二比較器的正弦過零脈沖信號輸出端與FPGA模塊相連接，所述第一信號調理模塊與第一模數轉換器相連接，第一模數轉換器的的正弦數據的信號輸出端與FPGA模塊相連接；

所述編碼器的余弦信號輸出端分別與第一比較器和第二信號調理模塊相連接，所述第一比較器的余弦過零脈沖信號輸出端與FPGA模塊相連接，所述第二信號調理模塊與第二模數轉換器相連接，第二模數轉換器的余弦數據的信號輸出端與FPGA模塊相連接；

所述編碼器的一周信號輸出端與第三比較器相連接，第三比較器的一周信號脈沖信號輸出端與FPGA模塊相連接；

所述FPGA模塊分別與DSP模塊和輸出模塊相連接。

2.根據權利要求1所述的對位置傳感器的正余弦信號進行細分和數據編碼的裝置，其特征在于，所述FPGA模塊具體包括：數據預處理模塊、數據編碼模塊以及采樣控制模塊，所述數據預處理模塊的預處理數據輸出端與DSP模塊的相連接，所述DSP模塊的位置值輸出端與數據編碼模塊相連接，且數據編碼模塊的串行數據輸出端與輸出模塊相連，所述采樣控制模塊與第一模數轉換器和第二模數轉換器相連接。