[實用新型]一種針對FPGA芯片的通用測試裝置有效
| 申請號: | 201020241716.8 | 申請日: | 2010-06-29 |
| 公開(公告)號: | CN201698002U | 公開(公告)日: | 2011-01-05 |
| 發明(設計)人: | 李杰;馮建科;張東 | 申請(專利權)人: | 北京自動測試技術研究所 |
| 主分類號: | G01R31/3185 | 分類號: | G01R31/3185 |
| 代理公司: | 北京北新智誠知識產權代理有限公司 11100 | 代理人: | 陳曦 |
| 地址: | 100088*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 針對 fpga 芯片 通用 測試 裝置 | ||
技術領域
本實用新型涉及一種集成電路測試裝置,尤其涉及一種可對FPGA(Field-Programmable?Gate?Array,現場可編程門陣列)芯片進行測試的通用測試裝置,屬于大規模集成電路測試技術領域。
背景技術
FPGA是在PAL、GAL等可編程器件的基礎上發展起來的新型專用集成電路,包括可配置邏輯模塊CLB(Configurable?Logic?Block)、輸出輸入模塊IOB(Input?Output?Block)和內部連線(Interconnect)三個部分。它通過采用邏輯單元陣列LCA(Logic?Cell?Array)的新概念,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點,因此是小批量系統提高系統集成度、可靠性的最佳選擇之一。
FPGA芯片在出廠前需要經過測試。目前,測試FPGA芯片一般有兩種手段:第一種是采用專門的測試系統。該測試系統的功能應包括配置FPGA、加載測試向量、讀取測試響應等。但采用這種手段往往投資大、耗時長,測試精度難以保證,而且研制出來的測試系統可移植性差,只能用于研究和驗證。第二種手段是采用自動測試設備(ATE),首先對FPGA進行配置,然后再進行測試。這樣可以在同一個操作流程中完成芯片的多次“配置-測試”過程,減少操作環節,提高芯片測試效率,從而實現FPGA芯片的產業化測試。
在《電子測試》2007年第12期刊載的論文《基于ATE的FPGA測試方法》中,吉國凡等人以Xilinx?4010作為研究對象,使用兩種簡單的電路,基于J750測試系統即可完成對LUT、進位邏輯、D觸發器的測試,而且修改方便,可移植性好,為FPGA的通用測試提供了一種切實可行的有效方法。但是,該論文對實施FPGA通用測試方法所需的硬件設備沒有作具體的說明。
在實際工作中,使用自動測試設備(ATE)測試FPGA芯片需要用到專用的測試裝置。該測試裝置是所測試芯片與ATE之間的橋梁,ATE通過它可以對所測試芯片進行配置和測試。在現有技術中,測試裝置都是和ATE以及所測試芯片一一對應的,也就是說一個測試裝置只適用于一種自動測試設備測試某一種芯片的情況。面對目前FPGA芯片種類繁多、更新速度很快的現狀,現有的測試裝置普遍存在通用性差、測試品種單一、測試成本高的缺陷。
發明內容
本實用新型所要解決的技術問題在于提供一種針對FPGA芯片的通用測試裝置。該測試裝置具有很好的通用性,可以對多種FPGA芯片進行測試。
為實現上述的目的,本實用新型采用下述的技術方案:
一種針對FPGA芯片的通用測試裝置,其特征在于:
所述通用測試裝置包括主控制器、配置存儲器、繼電器矩陣、芯片固定卡座和轉接卡座;其中,
所述主控制器一方面連接集成電路測試儀,另一方面分別連接所述配置存儲器和所述繼電器矩陣;
所述配置存儲器連接在所述主控制器和所述繼電器矩陣之間,用于存儲各種FPGA芯片的配置文件;
所述繼電器矩陣一方面連接集成電路測試儀,另一方面連接固定在所述芯片固定卡座上的被測FPGA芯片。
其中,所述通用測試裝置中還包括JTAG接口,所述JTAG接口一方面連接所述主控制器,另一方面連接被測FPGA芯片。
所述芯片固定卡座為QPF208卡座。
所述繼電器矩陣由所述主控制器進行控制,根據不同的配置需要把配置存取器或者集成電路測試儀的資源鏈接到被測FPGA芯片的不同管腳上。
本實用新型所提供的FPGA芯片通用測試裝置通過在配置存取器中存儲多種FPGA芯片的配置文件,可以針對不同的FPGA芯片進行自動配置,從而滿足各種FPGA芯片的測試要求。該通用測試裝置的配置方式靈活,配置種類齊全,可以大大提高集成電路測試的穩定性、精確度和測試效率。
附圖說明
下面結合附圖和具體實施方式對本實用新型作進一步的詳細說明。
圖1是本實用新型所提供的FPGA芯片通用測試裝置的原理圖;
圖2是Xilinx?FPGA采用主動串行配置方式的連接框圖;
圖3是Xilinx?FPGA采用主動并行配置方式的連接框圖;
圖4是采用外圍配置模式的時序圖;
圖5是多個FPGA芯片串聯形成一個JTAG鏈的示例圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京自動測試技術研究所,未經北京自動測試技術研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201020241716.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電動車側支架開關檢測裝置
- 下一篇:斷路器真空泡斷口交流耐壓試驗臺





