[實用新型]數模一體化合并單元及智能終端一體化裝置

有效

• 申請號: 201020151925.3
• 申請日: 2010-04-06
• 公開（公告）號: CN201639364U
• 公開（公告）日: 2010-11-17
• 發明（設計）人: 沈健;張何;謝黎
• 申請（專利權）人: 國電南瑞科技股份有限公司
• 主分類號: H02J13/00
• 分類號: H02J13/00;H02B1/24
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林;許婉靜

1.一種數模一體化合并單元及智能終端一體化裝置，包括一個過程層以太網通信模塊、一個負責高速數據采集處理和交換的FPGA模塊及一個用于完成狀態量采集、控制輸出的DSP模塊，其特征在于：所述過程層以太網通信模塊、DSP模塊均與FPGA模塊相連。

2.根據權利要求1所述的數模一體化合并單元及智能終端一體化裝置，其特征在于：所述過程層以太網通信模塊包括MPC8313芯片，MPC8313芯片與基于IEEE1588精確對時協議的兩路百兆全光纖以太網相連，實現基于IEC61850-9-2的采樣值傳輸，MPC8313芯片通過PCI總線外接兩路百兆以太網用于完成GOOSE協議的傳輸，MPC8313芯片的IEEE1588精確對時協議功能輸出秒脈沖至FPGA模塊，FPGA模塊根據此秒脈沖實現全站的同步采樣。

3.根據權利要求1所述的數模一體化合并單元及智能終端一體化裝置，其特征在于：所述FPGA模塊與3片高精度模數轉換電路相連，所述FPGA模塊內部配置第一雙口RAM和并行接口，用于將模數轉換電路產生的模擬采樣值及與電子互感器上送的數字化采樣值提供給MPC8313芯片，FPGA模塊集成了IRIG-B碼和脈沖對時信號的電平轉換電路，用于完成IRIG-B碼的解碼對時功能及守時功能，FPGA模塊內部同時設置供DSP模塊的TMS320C6748芯片和MPC8313芯片之間交換數據的第二雙口RAM。

4.根據權利要求1所述的數模一體化合并單元及智能終端一體化裝置，其特征在于：所述DSP模塊包括TMS320C6748芯片，TMS320C6748芯片通過內部高速總線與智能I/O模件相連。