[實用新型]帶金屬凸塊焊盤的載板芯片

有效

• 申請?zhí)枺?/td>: 201020102834.0
• 申請日: 2010-01-27
• 公開（公告）號: CN201601123U
• 公開（公告）日: 2010-10-06
• 發(fā)明（設計）人: 王新潮;陳一杲;王春華;高盼盼;李宗懌
• 申請（專利權）人: 江蘇長電科技股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/12;H01L25/00
• 代理公司: 江陰市同盛專利事務所 32210
• 代理人: 唐紉蘭

(一)技術領域

本實用新型涉及一種系統(tǒng)級封裝結構。屬電子封裝技術領域。

(二)背景技術

系統(tǒng)級封裝(SiP，System?in?Package)是指將多個具有不同功能的有源與無源元件，以及諸如微機電系統(tǒng)(MEMS)、光學(Optics)元件等其它元件組合在同一封裝中，成為可提供多種功能的單顆標準封裝的組件，形成一個系統(tǒng)或子系統(tǒng)。系統(tǒng)級封裝產(chǎn)品內(nèi)大多集成多個芯片、無源元件等，通過引線鍵合或倒裝芯片的方式將芯片的焊盤與基板上的焊盤連接起來，再通過基板上的電路線連接其它芯片、阻容或其它元器件，從而實現(xiàn)整個系統(tǒng)的電氣連接。

由于市場對系統(tǒng)級封裝產(chǎn)品的集成度要求越來越高，產(chǎn)品的外形尺寸也越來越小，并且芯片功能也越來越復雜。很多系統(tǒng)級封裝產(chǎn)品為了縮小外形尺寸、降低成本、增加產(chǎn)品功能和提高產(chǎn)品的競爭力，大多會在封裝體內(nèi)采用芯片堆疊技術，將多顆芯片進行三維空間上的堆疊，加上磨片工藝的成熟，芯片可以磨得很薄(通常在80um以內(nèi))，這樣可以充分利用產(chǎn)品的有效集成空間，集成更多的元件。通常，復雜的系統(tǒng)級封裝產(chǎn)品中常使用載板芯片，以引線鍵合的方式實現(xiàn)復雜的芯片堆疊結構的各芯片、芯片與其它元件的電氣連接。然而當空間尺寸有限的封裝產(chǎn)品要求集成的芯片、無源器件等數(shù)量過多時，即使采用芯片堆疊方法解決了平面布局面積的不足，由于堆疊后還需要引線鍵合，而引線鍵合的弧高較高，這樣就使得總體高度超出了封裝產(chǎn)品的高度規(guī)格，使得封裝方案會無法實現(xiàn)；或者即使芯片堆疊后引線鍵合高度在封裝產(chǎn)品的高度規(guī)格之內(nèi)，但是封裝產(chǎn)品面積內(nèi)的非芯片區(qū)域仍不足以布局數(shù)量較多的無源元件、晶振等元器件，封裝方案會無法實現(xiàn)。

倒裝芯片工藝是業(yè)內(nèi)常用的工藝，一般倒裝芯片工藝將芯片倒置于基板上，其所占用的封裝面積要比引線鍵合方式小很多；在相同的封裝體積內(nèi)，采用倒裝芯片工藝可以縮小芯片所占用的空間，而芯片所占用的空間原本是在封裝體中占有大部分比例，這樣就可以大大增加封裝產(chǎn)品的集成度，為實現(xiàn)復雜的系統(tǒng)級封裝提供更大的可行性。

可以嘗試在載板芯片上倒裝芯片和貼裝無源元件的方法解決上述封裝高度不足或封裝面積不足等封裝方案尺寸不足等弊端，但是通過目前已有的載板芯片，封裝工藝無法實現(xiàn)，主要原因如下：系統(tǒng)級封裝中常采用載板芯片，目的是通過其實現(xiàn)芯片的焊盤轉移，從而將原本無法引線鍵合或引線鍵合較為困難的封裝產(chǎn)品變得可行。載板芯片采用晶圓工藝制作，其表面焊盤與一般芯片的焊盤制作工藝相同，材質均為鋁金屬，如圖1(a)、圖1(b)所示，芯片上表面為鈍化層，在布局有焊盤的位置鈍化層有開口，這樣就使得芯片內(nèi)部與外界隔離。封裝工藝中鋁金屬利于引線鍵合，為成熟工藝，但是其不利于倒裝芯片焊接，原因如下：

用于采用倒裝工藝的芯片與一般的芯片有所不同，需要對其做再布線(Redistribution，RDL)工藝和制作金屬凸塊(Bumping)工藝。再布線工藝是改變芯片原始的焊盤布局，將分布在芯片四周一個面或多個面靠近邊緣的焊盤轉移至芯片表面區(qū)域，并且使焊盤均勻整的分布。通過金屬凸塊工藝在再分布后的焊盤上制作金屬凸塊；金屬凸塊的材質業(yè)內(nèi)通常采用錫或金或銅，或者其合金，再布線和制作金屬凸塊的芯片焊盤布局如圖2(a)、圖2(b)所示。上述金屬凸塊材質與鋁的可釬焊性差，即無法將載板芯片的鋁焊盤與倒裝芯片的金屬凸塊實現(xiàn)焊接。

解決上述載板芯片鋁焊盤與倒裝芯片金屬凸塊釬焊性不佳的方法是，將載板芯片的鋁焊盤進行表面處理，視倒裝芯片金屬凸塊的材質可選表面取鍍錫或銅或金。這樣，可通過倒裝芯片工藝實現(xiàn)載板芯片與倒裝芯片的焊接。但是這會給產(chǎn)品整個封裝工藝流程帶來弊端，具體原因如下：