[發(fā)明專利]半導體封裝用貼裝膜組合物、貼裝膜和使用其的貼裝帶

無效

• 申請?zhí)枺?/td>: 201010622692.5
• 申請日: 2010-12-30
• 公開（公告）號: CN102161875A
• 公開（公告）日: 2011-08-24
• 發(fā)明（設(shè)計）人: 宋珪錫;扈鐘必;崔裁源;任首美;宋基態(tài)
• 申請（專利權(quán)）人: 第一毛織株式會社
• 主分類號: C09J133/00
• 分類號: C09J133/00;C09J179/08;C09J125/06;C09J123/06;C09J167/00;C09J109/00;C09J175/04;C09J171/12;C09J169/00;C09J163/00;C09J163/02;C09J7/02;H01L2
• 代理公司: 北京德琦知識產(chǎn)權(quán)代理有限公司 11018
• 代理人: 陳萬青;王珍仙

技術(shù)領(lǐng)域

本發(fā)明涉及用于半導體封裝的貼裝膜組合物。更具體地，本發(fā)明涉及高度可靠的貼裝膜組合物、使用該貼裝膜組合物的用于半導體封裝的貼裝膜和貼裝帶，所述貼裝膜組合物通過調(diào)節(jié)固化反應(yīng)中的放熱峰起始溫度和固化后的粘度可有利于消除空隙并確保接線穩(wěn)定性。

背景技術(shù)

隨著近來微電子工藝的進步和電器元件的發(fā)展，對各種類型高度集成、高性能半導體封裝體需求的快速增加導致高度可靠性封裝體的發(fā)展。

芯片級封裝(CSP)是與半導體芯片不斷小型化和集成同步發(fā)展的新型安裝技術(shù)。在CSP中，其上所攜帶的芯片的大小與封裝體大小基本相同。多芯片封裝(MCP)是新的，代表當前技術(shù)發(fā)展水平的封裝工藝。MCP包括一個堆疊在另一個上的多個芯片，且可比其它常規(guī)封裝體在其中安裝更多個芯片。

目前，從嵌入在手機或移動終端中閃存起，半導體存儲器的高集成和高功能性越來越需要MCP。此外，當堆疊多層芯片時，當前標準要求層疊具有100μm或更低厚度的超薄芯片，以同時滿足多層芯片的尺寸增加和厚度降低。在MCP技術(shù)中，將膜狀粘合劑用作目前液體環(huán)氧漿料的替代品，以將半導體芯片與半導體基板相粘結(jié)(日本未審專利公開第H03-192178號和第H04-23447號)。液體環(huán)氧漿料便宜，但無法防止半導體芯片在芯片模粘結(jié)工藝中被彎曲。此外，液體環(huán)氧漿料具有很多問題，如流動性難以控制、在接線時失靈、貼裝層厚度難以控制、貼裝層中出現(xiàn)空隙等。

在晶片背側(cè)貼裝方法中，將膜狀粘合劑粘附到晶片的背側(cè)，隨后將具有粘結(jié)劑層的切割帶粘附到不與晶片背側(cè)粘結(jié)的貼裝膜的相對側(cè)，隨后將此晶片切割為單個芯片。隨后，將單個芯片拾取并芯片模粘結(jié)到半導體基板上，隨后進行接線和模塑工藝，因此提供半導體器件。然而，當應(yīng)用于高功能性半導體器件時，晶片背側(cè)貼裝方法具有很多問題，如薄形狀的晶片難以運送、工藝增加、難以適合各種芯片厚度和大小、膜厚度難以降低和低可靠性。

為了解決此類問題，已提出了這樣的方法，此方法包括貼裝到具有粘合劑的晶片膜的背面以及貼裝到單層粘合劑(日本未審專利公開第H02-32181號、第H08-53655號和第H10-8001號)。與進行兩次層疊工藝相反，此方法可通過進行一次層疊工藝來完成，且因為不使用支持晶片的環(huán)，所以不引起運送晶片的問題。此外，根據(jù)這些文獻，將可UV固化粘合劑和可熱固化粘合劑在集成的切割芯片模貼裝膜中混合，所述集成的切割芯片模貼裝膜由特定粘合劑和粘合劑組合物以及基底組成。因此，芯片模貼裝膜起到粘合劑的作用，以在切割工藝中支持晶片和在紫外固化后失去粘合強度，因此使得芯片易于從晶片中拾取。此外，芯片模貼裝膜起到在芯片模粘結(jié)工藝中固化的粘合劑的作用，因此確保將芯片貼裝到半導體基板上。然而，這類集成的切割芯片模貼裝膜具有這樣的問題，即因為在UV固化后膜的粘合強度未充分降低，所以在切割后拾取半導體芯片的工藝中，基底和芯片不易于彼此分離，因此出現(xiàn)故障。

為了解決集成膜的這些問題，提議具有彼此分離的粘結(jié)劑膜和貼裝膜的分離型切割芯片模貼裝膜，其可用作切割工藝中的切割帶，也可用作芯片模粘結(jié)工藝中的貼裝膜。在分離型切割芯片模貼裝膜中，在切割工藝后，通過UV固化膜或通過對膜加熱，很容易將粘結(jié)劑膜和貼裝層彼此分離，因此防止半導體芯片在拾取工藝期間出現(xiàn)問題，且為芯片模粘結(jié)工藝期間降低膜厚度提供便利。

已開發(fā)出具有低儲能模量的這類分離型切割芯片模貼裝膜，以使得可充分地將粘合劑填充于有機接線板的不規(guī)則表面，所述有機接線板在其與芯片貼裝的表面上具有突出的線路。然而，膜的低儲能模量使得膜難以抵抗切割時產(chǎn)生的熱，導致膜起毛邊(burring)。此外，在芯片模貼裝后接線期間，當對膜進行半固化工藝以防止起毛邊或分層時，在此工藝中膜的交聯(lián)度增加，因此在模塑期間導致出現(xiàn)空隙并最終降低半導體封裝體的可靠性。

因此，本發(fā)明的發(fā)明人通過調(diào)節(jié)固化中的放熱峰起始溫度和固化后的熔體粘度，開發(fā)出用于半導體封裝的高度可靠性貼裝膜組合物，以助于消除空隙并確保接線穩(wěn)定性。

發(fā)明內(nèi)容

本發(fā)明一個方面提供了用于半導體封裝的貼裝膜組合物。所述貼裝膜組合物包括聚合物粘結(jié)劑、環(huán)氧樹脂、酚醛環(huán)氧固化劑、固化促進劑、硅烷偶聯(lián)劑和無機填料。所述組合物具有300℃或更高的放熱峰起始溫度，并在150℃下固化1小時后在175℃下具有1.0×10⁵～5.0×10⁶泊的熔體粘度，在175℃下固化2小時后在175℃下具有1.0×10⁵～5.0×10⁶泊的熔體粘度。