[發明專利]一種無線局域網SoC芯片結構

無效

• 申請號: 201010622309.6
• 申請日: 2010-12-27
• 公開（公告）號: CN102573113A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 劉鵬;周卓;趙彥光
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: H04W84/12
• 分類號: H04W84/12;H04W88/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及無線局域網領域無線局域網SoC芯片結構，尤其是無線局域網SoC芯片具有多種主機接口，或不依賴主機可以自行工作的設計方法。

背景技術

在無線局域網中，無線局域網SoC芯片的通信性能與芯片成本是一個非常重要的問題。IEEE802.11n規范要求了無線局域網300Mbps通信速率。作為無線局域網絡設備的核心，無線局域網通信芯片顯得尤為重要。隨著無線局域網設備的迅速普及，主機接口形式的豐富，以及無線局域網在物聯網中的應用，無線局域網SoC芯片具有多種主機接口，或不依賴主機可以自行工作已經成為各個無線局域網芯片設計廠家面臨的共同課題。

目前大部分無線局域網芯片支持的接口都比較單一，這使無限局域網芯片應用場景受到局限，增加了用戶使用成本、使得無線局域網設備的推廣和普及應用受到了限制。因此設計一種具有多種主機接口，或不依賴主機可以自行工作的高性能無線局域網SoC芯片結構是非常必要的。

發明內容

本發明提供了一種具有多種主機接口，或不依賴主機可以自行工作的無線局域網SoC芯片結構，以期實現一款無線網SoC芯片可以滿足多種應用場景需要。

本發明的具體方案分為兩個部分：一個為無線局域網SoC芯片的多種主機接口實現方案，另一個為無線局域網SoC芯片的自行工作實現方案。

無線局域網SoC芯片多種主機接口實現方案的特征是，由本芯片結構中主機接口由SDIO主機接口控制器、高速SPI主機接口控制器、主設備或從設備工作方式可配置的SPI控制器、兩個UART設備控制器、GPIO控制器構成芯片的多種主機接口形態，可以基本涵蓋大多數工業控制領域和手持式設備領域對無線局域網應用所需的主機接口形式。

無線局域網SoC芯片的自行工作實現方案的特征是，由本芯片結構中sigma-delta?ADC從芯片外部采集聲、光、溫度等傳感器采集并轉換成的模擬量形式的電信號，并由sigma-deltaADC對這些模擬量形式的電信號進行數字化處理，轉變成為數字量，中央處理器對這些數字量進行加工，并控制安全子系統、協議加速子系統將這些數字量以無線信號的方式發送給對應無線局域網接收設備，并通過SDIO主機接口控制器、高速SPI主機接口控制器、主設備或從設備工作方式可配置的SPI控制器、兩個UART設備控制器、GPIO控制器這些主機接口將這些數字量或將接收到的通過無線信道與本地無線局域網設備相連接的設備發送給本地設備的消息對外進行顯示。

本發明可以使無線局域網SoC芯片具備多種主機接口，或不依賴主機可以自行工作的特征，有利于無線局域網設備的普及應用。

附圖說明

圖1是一種具有多種主機接口，或不依賴主機可以自行工作的無線局域網SoC芯片結構框圖。

具體實施方式

以下結合附圖，具體說明本發明。

本發明提供一種具有多種主機接口，或不依賴主機可以自行工作的無線局域網SoC芯片結構，通過采用該本SoC芯片結構，達到保證該無線局域網芯片可以適配多種主機接口，或不依賴主機主機而自行工作，同時不影響無線局域網芯片網絡傳輸性能的目的。以提高無限局域網設備的普及應用。

多種主機接口，或不依賴主機可以自行工作的無線局域網SoC芯片如圖1所示。該無線局域網SoC芯片結構由中央處理器子系統、指令總線、指令與數據總線跨時鐘處理模塊、數據總線、高速主機接口子系統、安全子系統、協議加速子系統、外設子系統、功耗管理子系統、內存管理子系統組成。

其中中央處理器子系統由中央處理器、指令存儲ROM、可一次編程存儲器Efuse、指令存儲器SRAM、中斷控制器組成，通過指令總線將這些部件相連接。中央處理器32位處理器，以指令總線主設備的方式工作，指令存儲ROM位寬為32位，指令存儲ROM用于存儲芯片在boot階段的處理器指令，指令存儲ROM以指令總線從設備的方式工作，可一次編程存儲器Efuse位寬為1位通過串并轉換電路將1位數據轉換為32位，可一次編程存儲器Efuse以指令總線從設備的方式工作，指令存儲器SRAM位寬為32位，指令存儲器SRAM用于存放芯片完成boot階段后芯片進入工作階段的處理器指令，指令存儲器SRAM以指令總線從設備的方式工作，中斷控制器配置接口位寬為32位，中斷控制器為中央處理器提供中斷狀態、中斷號、矢量中斷三種服務方式，中斷控制器以指令總線從設備的方式工作。