[發明專利]用于多核芯片上系統(SOC)的接口邏輯

有效

• 申請號: 201010615801.0
• 申請日: 2010-12-16
• 公開（公告）號: CN102103569A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: R·拉查康達;L·E·哈金;M·K·雷迪;L·R·博爾格;C·H·戴;P·P·巴蒂亞;J·P·李
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F15/80
• 分類號: G06F15/80
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 柯廣華;王洪斌

1.一種設備，包括：

芯片上系統(SoC)，包括：

第一核和第二核；

接口邏輯，耦合到所述第一核和所述第二核，所述接口邏輯包括防火墻邏輯、總線邏輯和測試邏輯；

芯片組邏輯，耦合到所述接口邏輯，并且包括提供用于與耦合到所述SoC的存儲器通信的存儲器控制器；以及

虛擬防火墻邏輯，耦合在所述芯片組邏輯和所述第二核之間，其中所述第二核能在正常操作期間禁用以提供用于單核SoC。

2.如權利要求1所述的設備，其中所述總線邏輯要在所述接口邏輯與所述芯片組邏輯之間耦合的互連的第一集合上重疊來自所述第一和第二核的總線信號和直接訪問測試信號。

3.如權利要求2所述的設備，其中所述芯片組邏輯要在所述芯片組邏輯與所述接口邏輯之間耦合的互連的第二集合上重疊到所述第一和第二核的總線信號和直接訪問測試信號。

4.如權利要求2所述的設備，其中所述總線邏輯還要接收并組合來自所述第一和第二核以及所述芯片組邏輯的輸出以及用于所述第一和第二核和所述芯片組邏輯的防火墻輸出，以及將多個組合的輸出信號之一提供到所述芯片組邏輯和所述第一和第二核的每一個。

5.如權利要求1所述的設備，其中所述測試邏輯要接收用于所述第一核的第一測試信號和用于所述第二核的第二測試信號，并在第一模式中將所述第一測試信號提供到所述第一核和所述第二核，以及在第二測試模式中將第一測試信號提供到所述第一核以及將所述第二測試信號提供到所述第二核。

6.如權利要求1所述的設備，其中所述接口邏輯要接收來自所述第一核的熔絲信號和來自所述芯片組邏輯的跨接信號，并基于所述熔絲信號和所述跨接信號來選擇性地禁用所述第二核。

7.如權利要求6所述的設備，其中所述接口邏輯要將所述熔絲信號與所述跨接信號組合以生成禁用信號來選擇性地禁用所述第二核。

8.如權利要求6所述的設備，其中所述虛擬防火墻邏輯要接收所述熔絲信號和所述跨接信號并基于所述熔絲信號和所述跨接信號來選擇性地禁用所述第二核。

9.如權利要求1所述的設備，其中所述第二核要在初始化期間上電，并且在所述初始化之后所述第二核要被選擇性地禁用。

10.如權利要求1所述的設備，其中當所述第二核禁用時要對所述第二核施加供電，并且所述第一核要禁用到所述第二核的時鐘信號。

11.如權利要求1所述的設備，其中當所述第二核禁用時不對所述第二核施加供電。

12.一種方法，包括：

在包括至少第一核和第二核的芯片上系統(SoC)的接口邏輯中，接收來自所述第一核的熔絲信號以及來自所述SoC的芯片組邏輯的跨接信號；

確定所述熔絲信號和所述跨接信號中的至少一個是否被斷言；以及

如果是如此，則禁用所述SoC的所述第二核以在所述SoC的正常操作期間阻止所述第二核的操作。

13.如權利要求12所述的方法，還包括在所述接口邏輯與所述芯片組邏輯之間耦合的互連的第一集合上重疊來自所述第一和第二核的總線信號和直接訪問測試信號。

14.如權利要求12所述的方法，還包括接收并組合來自所述第一和第二核以及所述芯片組邏輯的輸出以及用于所述第一和第二核和所述芯片組邏輯的防火墻輸出，以及將多個組合的輸出信號之一提供到所述芯片組邏輯和所述第一和第二核的每一個。

15.如權利要求12所述的方法，還包括確定在所述接口邏輯中是否斷言所述熔絲信號或所述跨接信號，其中所述接口邏輯耦合在所述芯片組邏輯與所述第一和第二核之間。

16.一種系統，包括：

芯片上系統(SoC)，包括第一核和第二核、耦合到所述第一核和所述第二核的接口邏輯、芯片組邏輯以及虛擬防火墻邏輯，所述接口邏輯包括防火墻邏輯、總線邏輯和測試邏輯，所述芯片組邏輯耦合所述接口邏輯并包括圖形控制器和提供用于與耦合到所述SoC的存儲器通信的存儲器控制器，所述虛擬防火墻邏輯耦合在所述芯片組邏輯和所述第二核之間，其中所述第二核能夠在正常操作期間禁用以提供用于單核SoC；以及

動態隨機存取存儲器(DRAM)，耦合到所述SoC。