[發明專利]一種利用FPGA實現多串口擴展的方法

無效

• 申請號: 201010600916.2
• 申請日: 2010-12-17
• 公開（公告）號: CN102541799A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 劉升;何健
• 申請（專利權）人: 西安奇維測控科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于串口通信技術領域，使用現場可編程器件FPGA為接口實現數字信號處理器DSP和外部異步通信接口UART通信。具體涉及一種利用VHDL語言編程實現多串口擴展的方法。

背景技術

現場可編程器件FPGA是近些年廣泛應用的器件，它具有集成度高、體積小、功耗低、高可靠性、高安全性、系統成本低、靈活性好便于連接等特點，因而在現代電子技術中得到廣泛應用。FPGA片內有豐富的資源，其眾多的輸入輸出口可以由用戶自由定義數據寬度直接和處理器數據線地址線相連，甚至不需要電平轉換。芯片的供應商也提供豐富的集成庫資源供用戶調用，因此使得FPGA的應用非常方便。利用VHDL編程技術可以很方便地在FPGA片內實現數字信號電路的功能。

當前多串口擴展技術中，除了使用專用串口擴展芯片外，已經普遍應用FPGA作為串口擴展器件?，F在公知的功能是利用FPGA實現專用串口擴展芯片的功能，但是少有文檔提及到如何實現，而且它不能滿足用戶數據的多樣性，從而不能在各種應用環境下發揮最大的效能。

發明內容

本發明的目的在于提供了一種利用FPGA實現多串口擴展的方法，其解決了背景技術中無法實現多串口擴展，不能滿足用戶數據的多樣性，從而不能在各種應用環境下發揮最大的效能的技術問題。

本發明用到的處理器型號TMS320C6713，FPGA型號X3CS400。其可通過并行總線和DSP數據線、地址線相連，也可通過改變以SPI方式相連(本發明不做講述)。通過DSP改變配置寄存器來改變串口工作方式，達到串口擴展目的并滿足用戶多樣化需求。

本發明的技術解決方案是：

一種利用FPGA實現多串口擴展的方法，其特殊之處在于，該方法包括：處理器和FPGA，其通過并行總線和DSP數據線、地址線相連；

構建串口頂層控制模塊，定義寄存器，用于配置串口工作方式；

(1)所述串口頂層控制模塊包括9個供DSP配置的寄存器；

分別定義如下：

■4個配置波特率的寄存器BR10、BR32、BR54和BR76；

■S_CHANNEL是通道選擇寄存器；

■S_INT_DEPTH是中斷深度寄存器；

■INT_MASK是中斷屏蔽寄存器；

■PARITY_ENABLE校驗位使能寄存器；

■PARITY_SELECT校驗位選擇寄存器；

(2)所述串口頂層控制模塊還包括5個狀態寄存器，用于返回當前串口工作狀態；

分別定義如下：

■UARTINT是中斷狀態寄存器；

■EMPTY接收FIFO空寄存器；

■FULL發送FIFO滿寄存器；

■PARITY_ENABLE校驗位使能寄存器；

■PARITY_SELECT校驗位選擇寄存器；

(3)配置波特率的寄存器；參見表1

(4)通過處理器和FPGA配合，其通過并行總線和DSP數據線、地址線完成對上述寄存器的操作，實現串口擴展功能。

上述中斷狀態寄存器：bit[7:0]分別對應通道7～0的中斷狀態，相應位為5-1表示對應通道產生中斷，為0表示無中斷；8個串口可以并行工作，FPGA中有與其對應的8路FIFO，當發生中斷時，DSP需要知道是哪路發過來的，所以就有中斷狀態寄存器。

上述中斷深度寄存器：可編程的中斷深度，如：寫128表示通道接收128個字節產生中斷；UART將接收到的數據轉化成并行數據放在FIFO中，當有多少字節就可以產生中斷，并將數據傳遞給DSP，DSP要一次從FIFO中取多少字節數，所以就有中斷屏蔽寄存器。

上述FIFO滿寄存器：bit[7:0]分別對應通道7～0的發送FIFO狀態，為1表示對應FIFO滿，為0表示對應FIFO不滿。

上述FIFO空寄存器：bit[7:0]分別對應通道7～0的接收FIFO狀態，為1表示對應FIFO空，為0表示對應FIFO不空。

上述中斷屏蔽寄存器：bit[7:0]分別對應通道7～0，相應位為1表示使能對應通道的中斷，為0表示禁止相應通道產生中斷；DSP數據線對中斷進行處理，但是當DSP認為這段數據不重要，或者可以拋棄，那么它可以使用中斷屏蔽寄存器將這路的中斷屏蔽掉。

上述校驗位使能寄存器：bit[7:0]分別對應通道7～0，相應位為1表示使能對應通道的校驗位，為0表示無校驗。