[發明專利]射頻信號延遲線

無效

• 申請號: 201010595916.8
• 申請日: 2010-12-18
• 公開（公告）號: CN102545885A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 紀晨華;韓立群
• 申請（專利權）人: 中國電子科技集團公司第五十研究所
• 主分類號: H03L7/06
• 分類號: H03L7/06
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳亮

技術領域

本發明涉及射頻、微波測量技術領域，具體來說，本發明涉及一種射頻信號延遲線。

背景技術

在射頻、微波測試儀器中，有很多場合需要對發出或者接收的射頻信號進行一定的時間延遲。例如在雷達測試中需要對雷達發出的射頻信號進行時間延遲，來模擬電磁波在雷達天線和目標之間往返所需要的時間；在電臺信道模擬器中需要對電臺發出的射頻信號進行不同的時間延遲，來模擬多徑傳輸對電臺的干擾等。

現有的射頻信號延遲技術主要采用同軸電纜、聲表面波延遲線、光纖延遲線等，但是現有的技術只能獲得固定的延遲時間，無法根據應用需要任意地改變延遲時間。

發明內容

本發明所要解決的技術問題是提供一種射頻信號延遲線，能夠根據應用需要任意地改變射頻信號的延遲時間。

為解決上述技術問題，本發明提供一種射頻信號延遲線，包括：

A/D轉換器，用于將輸入的射頻信號轉換為數字信號；

移位寄存器，與所述A/D轉換器相連接，用于將所述數字信號進行時間延遲；

D/A轉換器，與所述移位寄存器相連接，用于將所述時間延遲后的數字信號還原為射頻信號輸出；以及

計算機控制單元，與所述移位寄存器相連接，用于改變所述移位寄存器的長度，實現延遲時間的精確控制。

可選地，所述射頻信號延遲線還包括：

低通濾波器，與所述D/A轉換器相連接，用于濾除從所述D/A轉換器輸出的射頻信號中的高頻分量。

可選地，所述移位寄存器用FPGA實現。

可選地，所述移位寄存器設置為n×m并聯，其中m為所述A/D轉換器和所述D/A轉換器的位數，n為所述移位寄存器的長度，能由所述計算機控制單元的控制信號改變。

可選地，所述射頻信號為脈沖信號、跳頻信號或擴頻信號。

與現有技術相比，本發明具有以下優點：

本發明通過全數字化的方式，利用計算機控制移位寄存器的長度，可滿足不同信號的時間延遲的需要，而且實現了對信號延遲時間的精確控制，并可根據需要動態地改變延遲時間長度。

附圖說明

本發明的上述的以及其他的特征、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中：

圖1為本發明一個實施例的射頻信號延遲線的結構示意圖；

圖2為本發明另一個實施例的射頻信號延遲線的結構示意圖。

具體實施方式

下面結合具體實施例和附圖對本發明作進一步說明，但不應以此限制本發明的保護范圍。

圖1為本發明一個實施例的射頻信號延遲線的結構示意圖。如圖所示，該射頻信號延遲線100可以包括：

A/D轉換器101，用于將輸入的射頻信號(例如脈沖信號、跳頻信號或擴頻信號)轉換為數字信號；

移位寄存器103，與A/D轉換器101相連接，用于將數字信號進行時間延遲，該移位寄存器103可以用FPGA實現；

D/A轉換器105，與移位寄存器103相連接，用于將時間延遲后的數字信號還原為射頻信號輸出；以及

計算機控制單元107，與移位寄存器103相連接，用于改變移位寄存器103的長度，實現延遲時間的精確控制。

在本發明中，該射頻信號延遲線100可以還包括高穩時鐘111，與移位寄存器103相連接，用于為整個系統提供時鐘信號，保持系統同步工作。

圖2為本發明另一個實施例的射頻信號延遲線的結構示意圖。如圖所示，該射頻信號延遲線200可以還包括：

低通濾波器109，與D/A轉換器105相連接，用于濾除從D/A轉換器105輸出的射頻信號中的高頻分量。

在本發明中，移位寄存器103可以設置為n×m并聯，其中m為A/D轉換器101和D/A轉換器105的位數，n為移位寄存器103的長度，能由計算機控制單元107的控制信號改變。

本發明的射頻信號延遲線的工作過程可以描述如下：

A/D轉換器101將輸入的射頻信號(例如脈沖信號、跳頻信號或擴頻信號)轉換為數字信號，輸送到移位寄存器103(可以用FPGA實現)。移位寄存器103根據預設的延時要求，將數字信號進行時間延遲。延時一段時間后該數字信號被輸送到D/A轉換器105。D/A轉換器105將該數字信號重新恢復成為射頻信號后輸出。整個電路系統可以在高穩時鐘111的信號下同步工作。