[發(fā)明專利]一種存儲(chǔ)器接口訪問控制方法及裝置

有效

• 申請?zhí)枺?/td>: 201010586872.2
• 申請日: 2010-12-13
• 公開（公告）號(hào): CN102541769A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 黃科
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F12/02
• 代理公司: 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11262
• 代理人: 吳艷;龍洪

技術(shù)領(lǐng)域

本發(fā)明涉及DDR(Double?Data?Rate，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)技術(shù)領(lǐng)域，更具體地，涉及一種存儲(chǔ)器接口訪問方法及裝置。

背景技術(shù)

DDRX類型存儲(chǔ)器在各種通信設(shè)備中得到廣泛應(yīng)用，包括DDR、DDRII以及DDRIII等采用雙倍速率的數(shù)據(jù)總線存儲(chǔ)器，相對(duì)于SSRAM(Synchronous?Static?Random?Access?Memory，同步靜態(tài)隨機(jī)存取存儲(chǔ)器)，以單位存儲(chǔ)密度大(單顆粒可達(dá)1Gbit)，接口速率高(最高可達(dá)1.333Ghz)，成本低，等優(yōu)勢，成為存儲(chǔ)器中最重要的器件之一。

為了實(shí)現(xiàn)上述種種的優(yōu)異特性，在器件的設(shè)計(jì)上也必然需要付出很多代價(jià)。為實(shí)現(xiàn)單片更大存儲(chǔ)容量的指標(biāo)，需要在每個(gè)存儲(chǔ)單元盡可能采用更少的晶體管(SSRAM每個(gè)存儲(chǔ)單元至少需要六個(gè)晶體管)，但同時(shí)也使得訪問控制電路的復(fù)雜性提高。為提高接口速率，則需要采用更高的預(yù)存取倍數(shù)。由于單顆粒地址空間提高，為減少地址管腳的數(shù)量，外部地址尋址都采用行列尋址方式，將尋址命令分解兩步完成，等等。這些技術(shù)使得存儲(chǔ)器的讀寫訪問接口日趨復(fù)雜，指令帶寬比例也隨著提高。

DDRX存儲(chǔ)器接口速率已經(jīng)提高到吉赫茲數(shù)量級(jí)，但是實(shí)際接口訪問帶寬卻并不能達(dá)到很高的利用率。圖1示出了一個(gè)典型的DDRX接口讀寫訪問時(shí)序圖，主要的操作步驟包括：上電初始化、模式寄存器加載、Active(激活)、Write(寫)、Read(讀)、Precharge(預(yù)充電)、Refresh(刷新)等。上電初始化和模式寄存器只在Power?up(上電)時(shí)執(zhí)行一次，對(duì)效率影響不大。因此，對(duì)存儲(chǔ)的單元訪問主要圍繞著Active、Write、Read、Precharge、Refresh這幾個(gè)命令展開。以DDR器件為例，Burst(突發(fā))長度為8時(shí)，有效帶寬44％，Burst長度為4時(shí)，有效帶寬降到22％，Burst長度為2時(shí)，有效帶寬降到11％。當(dāng)然，如果使讀寫地址始終都能夠連續(xù)操作，讀寫帶寬理論可以達(dá)到99％，但這僅限于器件的理論值，在實(shí)際應(yīng)用中讀寫地址分布是隨機(jī)的。除了必要開銷操作以外，DDRX訪問時(shí)序還有一些限制，以DDR器件為例，涉及的主要參數(shù)如下表1所示。

表1

其中最主要影響性能的參數(shù)是tRC(即Active到Active的時(shí)間間隔)，當(dāng)Burst長度為8，一次突發(fā)讀寫長度為9tCK(tCK指時(shí)鐘周期)，tRC還沒成為制約瓶頸。而當(dāng)Burst長度為2時(shí)，一次突發(fā)讀寫長度為6tCK，此時(shí)需要增加3個(gè)NOP(空)操作，才能滿足tRC要求，這使得有效數(shù)據(jù)吞吐率進(jìn)一步降低。

在實(shí)際的DDR存儲(chǔ)器設(shè)計(jì)中，為提高接口帶寬多采用32位寬的器件類型，在Burst為2一次突發(fā)可以存取8個(gè)字節(jié)內(nèi)容，在一些數(shù)據(jù)表項(xiàng)較短的應(yīng)用中，采用更高Burst長度對(duì)提高效率并無益處。由此，在現(xiàn)有的應(yīng)用場合下，DDRX有效帶寬非常低，無論多高速率的接口，帶寬資源實(shí)際利用率只有十分之一左右。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是提供一種存儲(chǔ)器接口訪問控制方法及裝置，提高DDR存儲(chǔ)器的訪問效率，有效提高存儲(chǔ)器帶寬利用率。

為解決上述技術(shù)問題，本發(fā)明提供了一種存儲(chǔ)器訪問接口控制裝置，所述裝置包括依次相連的：地址控制器、指令隊(duì)列和指令隊(duì)列掃描器，其中，所述地址控制器與數(shù)據(jù)存儲(chǔ)應(yīng)用層相連，所述指令隊(duì)列掃描器與所述存儲(chǔ)器的接口控制器相連，

所述地址控制器用于，將所述數(shù)據(jù)存儲(chǔ)應(yīng)用層發(fā)出的指令分別映射到存儲(chǔ)器的不同空間，并將不同空間的讀寫指令發(fā)送到相應(yīng)的指令隊(duì)列中；

指令隊(duì)列用于，緩存收到的讀寫指令；

隊(duì)列掃描器用于，依次從所述各指令隊(duì)列中讀取讀寫指令，發(fā)送到所述存儲(chǔ)器的接口控制器。

進(jìn)一步地，所述地址控制器用于，根據(jù)所述讀寫指令中的數(shù)據(jù)存儲(chǔ)應(yīng)用層訪問地址，將所述讀寫指令的地址映射到所述存儲(chǔ)器的相應(yīng)空間中。

進(jìn)一步地，所述指令隊(duì)列的個(gè)數(shù)與所述存儲(chǔ)器的片(BANK)的數(shù)目相同。

進(jìn)一步地，所述地址控制器用于，按照以下方式將所述讀寫指令映射到所述存儲(chǔ)器的不同空間中：

設(shè)數(shù)據(jù)存儲(chǔ)應(yīng)用層的地址訪問空間大小為M，存儲(chǔ)器的空間大小為P，存儲(chǔ)器的BANK數(shù)為N，則數(shù)據(jù)存儲(chǔ)應(yīng)用層訪問地址m經(jīng)過映射后轉(zhuǎn)換后的訪問地址m’為：