[發(fā)明專利]晶體管及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010568261.5
• 申請(qǐng)日: 2010-11-30
• 公開(kāi)（公告）號(hào): CN102479721A
• 公開(kāi)（公告）日: 2012-05-30
• 發(fā)明（設(shè)計(jì)）人: 陳振興;葉彬;何有豐;涂火金
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L21/316;H01L29/78
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及晶體管及其形成方法。

背景技術(shù)

通過(guò)控制載流子遷移率來(lái)提高半導(dǎo)體器件性能是半導(dǎo)體行業(yè)中受到廣泛關(guān)注的技術(shù)。在該技術(shù)分類中的一個(gè)關(guān)鍵要素是控制晶體管器件溝道中的應(yīng)力。如果可以適當(dāng)控制應(yīng)力，提高了載流子(n-溝道晶體管中的電子，p-溝道晶體管中的空穴)遷移率，就能提高驅(qū)動(dòng)電流，因而應(yīng)力可以極大地提高晶體管的性能。

應(yīng)力襯墊技術(shù)在NMOS晶體管上形成張應(yīng)力襯墊層(tensile?stress?liner)，在PMOS晶體管上形成壓應(yīng)力襯墊層(compressive?stress?liner)，從而增大了PMOS晶體管和NMOS晶體管的驅(qū)動(dòng)電流，提高了電路的響應(yīng)速度。據(jù)研究，使用雙應(yīng)力襯墊技術(shù)的集成電路能夠帶來(lái)24％的速度提升。

因?yàn)楣琛㈡N具有相同的晶格結(jié)構(gòu)，即“金剛石”結(jié)構(gòu)，在室溫下，鍺的晶格常數(shù)大于硅的晶格常數(shù)，所以在PMOS晶體管的源、漏區(qū)形成硅鍺(SiGe)可以引入硅和鍺硅之間晶格失配形成的壓應(yīng)力，進(jìn)一步提高壓應(yīng)力，提高PMOS晶體管的性能。相應(yīng)地，在NMOS晶體管的源、漏區(qū)形成碳硅(CSi)可以引入硅和碳硅之間晶格失配形成的拉應(yīng)力，進(jìn)一步提高拉應(yīng)力，提高NMOS晶體管的性能。

現(xiàn)有技術(shù)中，在PMOS晶體管的源漏區(qū)域形成鍺硅(SiGe)的方法是，提供襯底，所述襯底表面形成有柵極結(jié)構(gòu)；在所述襯底表面形成含有開(kāi)口的硬掩膜層，所述開(kāi)口的位置在柵極結(jié)構(gòu)兩側(cè)；以所述硬掩膜層為掩膜刻蝕所述襯底，在柵極結(jié)構(gòu)兩側(cè)形成溝槽；在所述溝槽內(nèi)形成硅鍺；去除所述硬掩膜層。但是在去除所述硬掩膜層的工藝中，會(huì)造成所形成的硅鍺的損失，從而影響器件性能。以氮化硅為例，由于氮化硅與現(xiàn)代半導(dǎo)體工藝具有很高的兼容性，所以常被用來(lái)形成硬掩膜層，在用熱磷酸濕法去除硬掩膜層的時(shí)候，會(huì)造成在源、漏區(qū)硅鍺損失，從而影響器件性能。在公開(kāi)號(hào)為CN10143190的中國(guó)專利申請(qǐng)中公開(kāi)了一種通過(guò)控制刻蝕工藝控制所形成的溝槽的結(jié)構(gòu)的方法，但是依然沒(méi)有解決上述問(wèn)題。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明解決的問(wèn)題是提供一種可以減小晶體管柵極結(jié)構(gòu)兩側(cè)應(yīng)力層損失的晶體管形成方法。

為解決上述問(wèn)題，本發(fā)明所提供的晶體管形成方法包括：提供襯底，所述襯底表面上形成有柵極結(jié)構(gòu)；在所述襯底表面形成含有開(kāi)口的硬掩膜層，所述硬掩膜層覆蓋所述柵極結(jié)構(gòu)的頂部和兩側(cè)，所述開(kāi)口位于柵極結(jié)構(gòu)兩側(cè)；以所述硬掩膜層為掩膜刻蝕所述襯底，在柵極結(jié)構(gòu)兩側(cè)形成溝槽；形成填充滿所述溝槽的應(yīng)力層；在所述應(yīng)力層表面形成保護(hù)層；去除所述硬掩膜層。

優(yōu)選地，所述保護(hù)層的材料是氧化硅和氧化鍺的組合，或是氧化硅、氧化鍺、硅鍺氧化物的組合。

優(yōu)選地，所述應(yīng)力層的材料是硅鍺。

優(yōu)選地，采用快速熱氧化工藝形成所述保護(hù)層。

優(yōu)選地，采用爐管氧化工藝形成所述保護(hù)層。

優(yōu)選地，形成保護(hù)層的工藝的工藝參數(shù)是：溫度700-1150℃，壓強(qiáng)100-800Torr，通入氣體為氧氣，氣體流量為0.1-100slm。

優(yōu)選地，所述保護(hù)層的沉積時(shí)間為30-90s。

優(yōu)選地，所述保護(hù)層的厚度為14-20埃。

優(yōu)選地，所述硬掩膜層的材料是氮化硅。

優(yōu)選地，去除所述硬掩膜層的工藝是濕法去除工藝。

優(yōu)選地，采用外延工藝形成所述應(yīng)力層。

優(yōu)選地，形成應(yīng)力層的外延工藝所采用的反應(yīng)氣體至少包括含硅氣體和含鍺氣體。

優(yōu)選地，所述含硅氣體包括硅甲烷、硅乙烷或二氯硅甲烷。

優(yōu)選地，所述含鍺氣體包括鍺烷。

相應(yīng)地，本發(fā)明還提供采用一種晶體管，本發(fā)明所提供的晶體管包括：襯底，所述襯底表面上形成有柵極結(jié)構(gòu)；位于柵極兩側(cè)的溝槽，以及填充滿所述溝槽的應(yīng)力層；位于所述應(yīng)力層表面的保護(hù)層。

優(yōu)選地，對(duì)于PMOS晶體管，所述應(yīng)力層的材料是硅鍺。

優(yōu)選地，對(duì)于NMOS晶體管，所述應(yīng)力層的材料是碳硅。

優(yōu)選地，所述保護(hù)層通過(guò)快速熱氧化工藝或者爐管氧化工藝形成。

優(yōu)選地，所述保護(hù)層的厚度是14-20埃。

與現(xiàn)有技術(shù)相比，本發(fā)明在應(yīng)力層表面形成保護(hù)層，在去除硬掩膜的過(guò)程中，所述保護(hù)層可以保護(hù)應(yīng)力層，從而減少應(yīng)力層表面應(yīng)力材料的損失，從而提高器件的性能。

附圖說(shuō)明

圖1是本發(fā)明所提供的晶體管形成方法的流程示意圖；

圖2至圖7是本發(fā)明的實(shí)施例的示意圖。