[發(fā)明專利]負(fù)電平高壓位移電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010546237.1
• 申請(qǐng)日: 2010-11-16
• 公開(kāi)（公告）號(hào): CN102006055A
• 公開(kāi)（公告）日: 2011-04-06
• 發(fā)明（設(shè)計(jì)）人: 方健;李文昌;管超;吳瓊樂(lè);于廷江;柏文斌;王澤華;陳呂赟;黃國(guó)輝
• 申請(qǐng)（專利權(quán)）人: 成都成電硅?？萍脊煞萦邢薰?/a>
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185
• 代理公司: 成都惠迪專利事務(wù)所 51215
• 代理人: 劉勛

技術(shù)領(lǐng)域

本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及應(yīng)用于負(fù)電平高壓位移電路。

背景技術(shù)

現(xiàn)在市場(chǎng)上很多半導(dǎo)體集成電路驅(qū)動(dòng)芯片或者功率電子芯片系統(tǒng)中，都存在不同的電源電壓，有的電源電壓只有幾伏，有的電源電壓則高達(dá)幾十伏。為了將它們應(yīng)用在各種不同的外接電子設(shè)備或裝置中，必須在這些設(shè)備或者裝置與使用不同電源電壓的驅(qū)動(dòng)芯片或者功率電子芯片系統(tǒng)之間提供接口，從而必須在半導(dǎo)體集成電路中使用從高壓轉(zhuǎn)換低壓或者低壓轉(zhuǎn)換高壓的電平位移電路。

另外，為了在半導(dǎo)體集成電路中向每個(gè)電路塊提供最佳的電源電壓，因此需在不同電源電壓的電路塊之間提供接口，也必須使用電平位移電路。因此可以預(yù)見(jiàn)未來(lái)電平位移電路的重要性正日益增加。

近來(lái)高效、節(jié)約、環(huán)保的綠色科技盛行，伴隨節(jié)能低功耗要求的出現(xiàn)，以及半導(dǎo)體集成電路驅(qū)動(dòng)芯片以及功率電子芯片應(yīng)用范圍的不斷擴(kuò)大，半導(dǎo)體集成電路芯片越來(lái)越多的應(yīng)用在高壓領(lǐng)域。

在分立元件構(gòu)成的高壓負(fù)電平位移電路中，通常采用光電耦合器或脈沖變壓器來(lái)實(shí)現(xiàn)，然而光耦傳輸線性范圍小，工作電流小，只能用于小電流范圍，脈沖變換器對(duì)指標(biāo)要求比較高容易產(chǎn)生失真，最大的問(wèn)題在于這兩種器件都不便于集成，因而這兩種方式在功率集成電路中極少采用。

目前市場(chǎng)上一種高壓電平位移電路如圖1所示。其中VH為高端浮動(dòng)電源，VB為高端浮動(dòng)地，M1和M2須為高壓PMOS管，該電路具有較小的功耗。但是該電路在高壓應(yīng)用時(shí)，M1和M2管的柵極與源極之間需要承受很高的電壓，要求所設(shè)計(jì)的高壓PMOS管有較高柵源耐壓，而該耐壓值超出了普通PMOS柵源耐壓的要求，這同時(shí)也給高壓PMOS管閾值設(shè)計(jì)帶來(lái)了困難，所以一般適用于中低電壓電路的電平位移。

綜上所述，目前所采用的高壓負(fù)電平位移電路由于涉及到耐高壓器件的實(shí)現(xiàn)以及高低壓工藝的兼容，因此存在電路復(fù)雜，器件要求高，工藝實(shí)現(xiàn)困難，不適合高壓等應(yīng)用問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是，克服上述現(xiàn)有技術(shù)存在的不足以及存在的問(wèn)題，提供一種電平位移電路，在實(shí)現(xiàn)電平位移時(shí)，不需要使用高壓器件而全部使用中壓器件和低壓器件。

本發(fā)明解決所述技術(shù)問(wèn)題采用的技術(shù)方案是，負(fù)電平高壓位移電路，其特征在于，包括第一恒壓源產(chǎn)生器、第二恒壓源產(chǎn)生器、反相器、偏置P型晶體管、偏置電路和筘位電路；

偏置電壓輸入端接第二恒壓源產(chǎn)生器，還通過(guò)反相器接第二恒壓源產(chǎn)生器；

偏置P型晶體管接第一恒壓源產(chǎn)生器和第二恒壓源產(chǎn)生器，還和輸出端連接；

偏置電路和筘位電路并聯(lián)于輸出端和低電平輸入端之間，低電平輸出端還連接第一恒壓源產(chǎn)生器和第二恒壓源產(chǎn)生器；

高電平輸入端接第一恒壓源產(chǎn)生器和第二恒壓源產(chǎn)生器；

高壓負(fù)電平輸入端接第一恒壓源產(chǎn)生器。

進(jìn)一步的，所有的晶體管皆為普通P型晶體管，而非高壓P型晶體管。

所述第一恒壓源產(chǎn)生器包括：

第一晶體管和第二晶體管，并聯(lián)于高電平輸入端和第三晶體管之間；

串聯(lián)的第三晶體管和第四晶體管，第四晶體管通過(guò)電阻接高壓負(fù)電平輸入端；

第五晶體管，柵極和漏極連接，柵極還和第二晶體管的柵極連接，漏極通過(guò)電阻接低電位。

所述第二恒壓源產(chǎn)生器包括：

第八晶體管和第九晶體管，并聯(lián)于高電平輸入端和第十晶體管之間；

串聯(lián)的第十晶體管和第十一晶體管，第十一晶體管通過(guò)電阻接高壓負(fù)電平輸入端；

第七晶體管，柵極和漏極連接，柵極還和第八晶體管的柵極連接，漏極通過(guò)電阻接低電位。

本發(fā)明在整個(gè)高壓負(fù)電平位移電路設(shè)計(jì)結(jié)構(gòu)中沒(méi)有使用高壓P型晶體管，是使用普通P型晶體管，從而大大簡(jiǎn)化了原理電路的結(jié)構(gòu)設(shè)計(jì)，解決了高壓器件的復(fù)雜性，降低了工藝實(shí)現(xiàn)的難度，增加了整體電路的穩(wěn)定性，擴(kuò)大了該電路的適用范圍。綜上所述，該電路有電路相對(duì)簡(jiǎn)單、對(duì)器件要求較低、工藝實(shí)現(xiàn)容易、工作狀態(tài)穩(wěn)定、易于集成和適合高壓應(yīng)用等特點(diǎn)。

以下結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。

附圖說(shuō)明

圖1為現(xiàn)有的一種電平位移電路圖。

圖2為本發(fā)明所述的高壓負(fù)電平位移電路框圖。

圖3為本發(fā)明所述的高壓負(fù)電平位移電路具體實(shí)施方式電路圖。

圖4為本發(fā)明所述的高壓負(fù)電平位移電路的第一恒壓源產(chǎn)生器電路圖。

圖5為本發(fā)明所述的高壓負(fù)電平位移電路的第二恒壓源產(chǎn)生器電路圖。

圖6為本發(fā)明所述的高壓負(fù)電平位移電路仿真結(jié)果圖

具體實(shí)施方式