[發(fā)明專利]集成電路結(jié)構(gòu)與其形成方法

無效

• 申請?zhí)枺?/td>: 201010537288.8
• 申請日: 2010-11-08
• 公開（公告）號: CN102263083A
• 公開（公告）日: 2011-11-30
• 發(fā)明（設計）人: 黃震麟;楊景峰;陳啟平;陳殿豪;米玉杰
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 陳紅

1.一種集成電路結(jié)構(gòu)，其特征在于，包括：

兩個金屬內(nèi)連線，位于一半導體基板上；

多個金屬蓋層，直接形成于每一該些金屬內(nèi)連線上；

多個介電側(cè)壁物，位于每一該些金屬內(nèi)連線的側(cè)壁上，且多個氣隙分別位于該些介電側(cè)壁物之間；

多個襯墊間隔物，每一該些襯墊間隔物分別位于每一該些介電側(cè)壁物之上，并橫向接觸該些金屬蓋層之一；以及

一介電層，位于該半導體基板上，以覆蓋該些金屬蓋層與該氣隙。

2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，該些金屬蓋層為銅、鎳、鉑、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。

3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，該些襯墊間隔物的材質(zhì)為碳氧化硅、氮化硅、氮氧化硅或其組合。

4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，該些介電側(cè)壁物的材質(zhì)包括氧化硅，且該些金屬內(nèi)連線的材質(zhì)包括銅。

5.一種集成電路結(jié)構(gòu)的形成方法，其特征在于，包括：

進行選擇性成長工藝，以形成多個金屬蓋層分別于多個金屬結(jié)構(gòu)上，且該些金屬結(jié)構(gòu)形成于一基板上的一介電層中；

沉積一襯墊層于該基板與該些金屬蓋層上；

干蝕刻該襯墊層與該介電層，以移除大部分的該介電層，同時形成多個襯墊側(cè)壁物分別于每一該些金屬蓋層的側(cè)壁上以及形成多個介電側(cè)壁物分別于每一該些金屬結(jié)構(gòu)的側(cè)壁上，以形成多個氣隙分別于相鄰的該些介電側(cè)壁物之間；以及

沉積具有低介電常數(shù)的低介電材料層于該基板上，以覆蓋該些金屬蓋層與該氣隙。

6.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，該選擇性成長工藝包括無電電鍍工藝。

7.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，該些金屬蓋層為銅、鎳、鉑、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。

8.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，該襯墊層為碳氧化硅、氮化硅、氮氧化硅或上述的任意組合。

9.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，還包括在沉積該低介電材料層之前，先沉積一蝕刻停止層于該基板上，以覆蓋該些金屬蓋層與該些氣隙。

10.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，還包括：

在沉積該低介電材料層之前，先以一熱分解高分子填滿該些氣隙；以及

在沉積蝕刻停止層后進行一回火工藝，以分解該熱分解高分子。