[發(fā)明專利]一種基于阻塞控制的單穩(wěn)態(tài)電路

無效

• 申請?zhí)枺?/td>: 201010514560.0
• 申請日: 2010-10-14
• 公開（公告）號: CN101977039A
• 公開（公告）日: 2011-02-16
• 發(fā)明（設(shè)計(jì)）人: 王東輝;閆浩;侯朝煥
• 申請（專利權(quán)）人: 中國科學(xué)院聲學(xué)研究所
• 主分類號: H03K3/033
• 分類號: H03K3/033
• 代理公司: 北京法思騰知識產(chǎn)權(quán)代理有限公司 11318
• 代理人: 楊小蓉;高宇

1.一種基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，該單穩(wěn)態(tài)電路包括：第一PMOS晶體管(P1)、第二PMOS晶體管(P2)、兩個(gè)傳輸門(T1、T2)、電容(N1)和三個(gè)反相器(I1、I2、I3)；

所述第一PMOS晶體管(P1)的源極連接電源電壓，其漏極與所述第二PMOS晶體管(P2)的源極相連，其柵極受控于輸入電壓；

所述第PMOS晶體管(P2)的柵極受控于所述反相器(I2)輸出端的信號，其漏極與所述傳輸門(T1)輸出端、所述反相器(I1)的輸入端及所述電容(N1)的一端相連；

所述電容(N1)的另一端接地；

所述反相器(I1)的輸出端與所述傳輸門(T2)的輸入端相連；所述傳輸門(T2)的輸出端與所述反相器(I2)的輸入端相連；所述反相器(I2)的輸出端與所述反相器(I3)的輸入端相連；

所述反相器(I3)的輸出端是所述單穩(wěn)態(tài)電路的輸出端(VOUT)，并且該輸出端被反饋連接至所述傳輸門(T1)的輸入端；

所述傳輸門(T1、T2)分別受控于傳輸門(T1、T2)控制端的輸入信號，使得在同一時(shí)間只有一個(gè)傳輸門導(dǎo)通以實(shí)現(xiàn)阻塞控制。

2.根據(jù)權(quán)利要求1所述的基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，所述電容(N1)是MOS電容，所述MOS電容的柵極與所述傳輸門(T1)的輸出端、所述反相器(I1)的輸入端及所述第二PMOS晶體管(P2)的漏極相連，所述MOS電容的源極和漏極相連并接地。

3.根據(jù)權(quán)利要求1所述的基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，所述基于阻塞控制的單穩(wěn)態(tài)電路中還包括一個(gè)反相器(I4)，所述反相器(I4)的輸出端與所述反相器(I2)的輸入端相連，所述反相器(I4)的輸入端與所述反相器(I2)的輸出端相連。

4.根據(jù)權(quán)利要求1所述的基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，所述傳輸門(T2)采用NMOS結(jié)構(gòu)，所述基于阻塞控制的單穩(wěn)態(tài)電路中還包括一個(gè)或非門和反相器(I5)，所述或非門的一個(gè)輸入端與所述反相器(I2)的輸入端連接，所述或非門的另一個(gè)輸入端連接時(shí)鐘信號(CLK)，所述或非門的輸出為信號(NCLK1)，該信號與反相器(I5)輸入端連接，所述反相器(I5)的輸出信號為(CLK1)，所述信號(CLK1)作為所述傳輸門(T2)控制端的輸入信號控制所述傳輸門(T2)。

5.根據(jù)權(quán)利要求1所述的基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，所述傳輸門(T2)采用CMOS結(jié)構(gòu)，所述基于阻塞控制的單穩(wěn)態(tài)電路中還包括一個(gè)或非門和反相器(I5)，所述或非門的一個(gè)輸入端與所述反相器(I2)的輸入端連接，所述或非門的另一個(gè)輸入端連接時(shí)鐘信號(CLK)，所述或非門的輸出信號為(NCLK1)，該信號與反相器(I5)輸入端連接，所述反相器(I5)的輸出信號為(CLK1)，所述信號(NCLK1)和信號(CLK1)作為所述傳輸門(T2)控制端的輸入信號控制所述傳輸門(T2)。

6.根據(jù)權(quán)利要求1所述的基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，所述傳輸門(T2)采用PMOS結(jié)構(gòu)，所述基于阻塞控制的單穩(wěn)態(tài)電路中還包括一個(gè)或非門，所述或非門的一個(gè)輸入端與所述反相器(I2)的輸入端連接，所述或非門的另一個(gè)輸入端連接時(shí)鐘信號(CLK)，所述或非門的輸出信號為(NCLK1)，所述信號(NCLK1)作為所述傳輸門(T2)控制端的輸入信號控制傳輸門(T2)。

7.根據(jù)權(quán)利要求1、4、5或6中任一項(xiàng)所述的基于阻塞控制的單穩(wěn)態(tài)電路，其特征在于，所述基于阻塞控制的單穩(wěn)態(tài)電路中還包括一個(gè)NMOS晶體管(N2)和一個(gè)反相器(I6)，所述反相器(I6)的輸入端與該單穩(wěn)態(tài)電路的輸出端(VOUT)相連，所述反相器(I6)的輸出端與所述NMOS晶體管(N2)的柵極相連，所述NMOS晶體管(N2)的源極接地，所述NMOS晶體管(N2)的漏極與所述傳輸門(T1)的輸入端相連。