[發明專利]一種用于機載或星載雷達高度計的多功能數字信號處理機

有效

• 申請號: 201010299163.6
• 申請日: 2010-09-29
• 公開（公告）號: CN101968539A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 王志森;許可;楊雙寶;劉和光
• 申請（專利權）人: 中國科學院空間科學與應用研究中心
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S7/41;G01S13/08
• 代理公司: 北京法思騰知識產權代理有限公司 11318
• 代理人: 楊小蓉;高宇

技術領域

本發明涉及一種應用于機載、星載雷達高度計的數字信號處理與通訊的信號處理機，特別是涉及一種滿足了子孔徑高度計對數字信號處理的要求，可實現多種工作模式，支持多種接口通訊的信號處理機。

技術背景

雷達高度計是一種搭載于飛機、衛星等飛行器上的測高雷達，可用來測量雷達至目標面的平均高度、目標起伏特性及后向散射系數等參量。星載雷達高度計自20世紀70年代面世以來，就以其獨特的優勢在海洋、海冰、陸冰等觀測領域發揮著重要作用。星載雷達高度計在海洋動力環境測量中扮演重要角色，可以測量大地水準面的起伏和重力異常、反演地球深層結構、探測大尺度洋流和中尺度渦流、跟蹤海洋動力學現象的強弱變化和位置遷移、精確地測量兩極覆蓋冰量的變化、反演出海洋表面浪高、測量海面風速等等。目前在海洋動力環境探測方面，雷達高度計具有其他儀器不可替代的作用，對國民經濟和國防建設都發揮重要的作用

傳統星載脈沖有限體制的雷達高度計功率利用效率很低，因此一般體積和重量都比較大，功耗一般都在100W左右，所以一般都采用大衛星平臺。為提高功率利用效率，人們提出了將傳統高度計技術和孔徑合成技術相結合的思路，從而開始了新一代雷達高度計體制的研制工作，延時多普勒高度計(Delay?Doppler?Altimeter，簡稱DDA)就是這樣一種正在研制的新型雷達高度計，它可以將傳統高度計發射信號的峰值功率降低10dB，同時提高了沿航跡方向上的空間分辨率。但DDA在孔徑合成方式上采用簡單的非聚焦多普勒銳化孔徑合成和視配準方法，這在很大程度上制約了功率利用效率和測量精度進一步提高。

子孔徑雷達高度計(Sub-aperture?Altimeter，簡稱SAA)則采取不同的設計思路，即通過非聚焦孔徑合成和粗視配準的實時處理模式與聚焦子孔徑合成和精視配準的后處理模式相結合，其功率利用效率和測量精度從機理上完全優于DDA，而且基本不增加高度計硬件系統實現的復雜度，是非常有前途的一種新型雷達高度計，對于高度計實現小型化具有非常重要的意義。

子孔徑雷達高度計的關鍵在于數字信號處理部分，多功能數字信號處理機正式滿足其要求的核心部件，例如文獻1(中科院博士論文“高分辨率星載雷達高度計系統研究”)，許可，2001年6月。文中提到的各種典型傳統高度計的工作原理，其數字信號處理器的基本結構如圖9所示，主要完成了高速A/D采樣及之后的FFT、數字濾波、模量平方，通過平均回波功率獲得參量估值，實現跟蹤功能，它們均沒有對脈沖間的回波進行孔徑合成，而是直接對其求模平方獲得回波功率，從而無法通過利用脈沖間的相關性實現功率利用效率和方位分辨率的提高，在大平均時間的情況下還存在嚴重的脈沖足跡失配問題，從而影響了測量精度。至于國際上現有的DDA體制高度計，在數字處理部分只是進行了非聚焦處理，同時沒有考慮空變性距離徙動的補償問題，在提高功率利用效率和測量精度方面也存在不足。

發明內容

本發明的目的在于，克服傳統高度計和延時多普勒高度計在數字信號處理方面的不足，為了提高功率利用效率和測量精度，同時支持SAA、傳統高度計和合成孔徑成像等多種工作模式，從而提供一種采取聚焦處理和帶空變性的距離徙動補償的、增加了數字回波模擬、1553B總線通訊和USB通訊功能的多功能數字信號處理機。該多功能數字信號處理機具有高性能、體積小、成本低和通用便攜。

本發明的目的是這樣實現的：

本發明提供的用于機載或星載雷達高度計的多功能數字信號處理機(如圖1所示)，包括高速A/D采樣器件3、隔離保持器1和DSP通用處理器10；所述的隔離保持器1由隔離放大器和電容組成，用于使輸入/輸出信號在電氣上完全隔離；

所述的高速A/D采樣器件3具有采樣頻率可調，可實現ADC直流偏移校正，增益微調和采樣抽取的功能；

所述的DSP通用處理器10，對接收到的各回波功率觀測矩陣進行最大似然估計和預測，實時獲得絕對高度、波高和風速等目標信息的估值，用于時序等參量的實時控制；其特征在于，還包括

由FPGA實現的時序控制單元2，它利用外部高穩定晶振提供的穩頻基準信號，通過鎖相倍頻和分頻的方式實現上下變頻，在DSP提供的觸發脈沖控制下，為其它功能單元提供所需頻率的時鐘信號；

由FPGA實現的數字I/Q處理單元4，用于對A/D后的數字信號進行數字混頻和低通濾波處理得到所需的基帶數字I、Q信號，以同時提供信號的幅度和相位信息；

由FPGA實現的存儲控制單元5，在時序控制單元2提供的時鐘信號驅動下，為數據存儲器提供地址控制信號；

數據A存儲器6，用于存儲數字I/Q單元4輸出的I/Q數字信號；