[發(fā)明專利]用于雙向數(shù)據(jù)鏈路的有效的時鐘控制方案

有效

• 申請?zhí)枺?/td>: 201010294301.1
• 申請日: 2010-09-21
• 公開（公告）號: CN102033569A
• 公開（公告）日: 2011-04-27
• 發(fā)明（設計）人: A·舍費爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F1/12
• 分類號: G06F1/12
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

1.一種方法，包括：

將第一時鐘信號從存儲器設備的第一接口交換到處理單元的第二接口；

其中，基于所述交換的第一時鐘信號，在所述第二接口執(zhí)行鎖存；以及

其中，所述鎖存用于經由雙向數(shù)據(jù)鏈路在所述第一接口和所述第二接口之間交換數(shù)據(jù)。

2.根據(jù)權利要求1所述的方法，其中，所述第一接口是所述存儲器設備的模擬前端。

3.根據(jù)權利要求1所述的方法，其中，所述第二接口是所述處理單元的模擬前端。

4.根據(jù)權利要求1所述的方法，其中，所述存儲器設備是多個存儲器設備中的一個，并且其中，所述第一接口將所述多個存儲器設備中的每一個與所述處理單元相連接。

5.根據(jù)權利要求1所述的方法，其中，所述存儲器設備包括動態(tài)隨機存取存儲器(RAM)和靜態(tài)RAM中的一個。

6.根據(jù)權利要求1所述的方法，其中，所述存儲器設備包括同步隨機存取存儲器(RAM)。

7.根據(jù)權利要求1所述的方法，其中，所述存儲器設備包括圖形隨機存取存儲器(RAM)。

8.根據(jù)權利要求1所述的方法，其中，所述存儲器設備包括圖形雙倍數(shù)據(jù)速率(GDDR)存儲器設備。

9.根據(jù)權利要求1所述的方法，其中，所述處理單元包括圖形處理單元。

10.根據(jù)權利要求1所述的方法，還包括將基準時鐘信號提供給所述處理單元和所述第一接口，并且其中，由所述第一接口基于向所述第一接口提供所述基準時鐘信號來生成所述第一時鐘信號。

11.一種裝置，包括：

存儲器設備的第一接口，所述第一接口經由雙向數(shù)據(jù)鏈路耦合到處理單元的第二接口；

時鐘源，其用于生成第一時鐘信號；以及

耦合到所述時鐘源的第一鎖存器，其用于接收所述第一時鐘信號，所述鎖存器還用于鎖存經由所述雙向數(shù)據(jù)鏈路交換的數(shù)據(jù)，所述鎖存是由所述第一鎖存器響應于所述第一時鐘信號進行的；

其中，所述第一接口將所述第一時鐘信號提供到所述第二接口，并且其中，所述第二接口的第二鎖存器鎖存經由所述雙向數(shù)據(jù)鏈路交換的數(shù)據(jù)，所述鎖存是由所述第二鎖存器響應于所述第一時鐘信號進行的。

12.根據(jù)權利要求11所述的裝置，其中，所述第一接口是所述存儲器設備的模擬前端。

13.根據(jù)權利要求11所述的裝置，其中，所述存儲器設備包括動態(tài)隨機存取存儲器(RAM)和靜態(tài)RAM中的一個。

14.根據(jù)權利要求11所述的裝置，其中，所述存儲器設備是多個存儲器設備中的一個，并且其中，所述第一接口將所述多個存儲器設備中的每一個與所述處理單元相連接。

15.根據(jù)權利要求11所述的裝置，其中，所述時鐘源包括鎖相環(huán)(PLL)電路以接收基準時鐘信號，其中，生成所述第一時鐘信號包括用所述PLL電路對所述基準時鐘信號的頻率進行分頻或倍頻中的一個。

16.一種裝置，包括：

處理單元的第一接口，所述第一接口經由雙向數(shù)據(jù)鏈路耦合到存儲器設備的第二接口，所述第二接口包括用于生成時鐘信號的時鐘源，所述第一接口用于接收來自所述第二接口的所述時鐘信號；以及

第一鎖存器，其用于鎖存經由所述雙向數(shù)據(jù)鏈路交換的數(shù)據(jù)，所述鎖存是由所述第一鎖存器響應于所述時鐘信號進行的，其中，所述第二接口包括第二鎖存器，其耦合到所述時鐘源以接收所述時鐘信號，其中，所述第二鎖存器鎖存經由所述雙向數(shù)據(jù)鏈路交換的數(shù)據(jù)，所述鎖存是由所述第二鎖存器響應于所述時鐘信號進行的。

17.根據(jù)權利要求16所述的裝置，其中，所述第二接口是所述處理單元的模擬前端。