[發(fā)明專(zhuān)利]閃存裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010274077.X
• 申請(qǐng)日: 2010-09-01
• 公開(kāi)（公告）號(hào): CN102385903A
• 公開(kāi)（公告）日: 2012-03-21
• 發(fā)明（設(shè)計(jì)）人: 赤荻高尾
• 申請(qǐng)（專(zhuān)利權(quán)）人: 宜揚(yáng)科技股份有限公司
• 主分類(lèi)號(hào): G11C7/10
• 分類(lèi)號(hào): G11C7/10
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明涉及一種內(nèi)存裝置，且特別是有關(guān)于一種布局面積較小的內(nèi)存裝置。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的進(jìn)步，目前內(nèi)存裝置可以?xún)?chǔ)存非常大量的數(shù)據(jù)。請(qǐng)參照?qǐng)D1，圖1是現(xiàn)有閃存裝置的電路方塊圖。內(nèi)存裝置10具有多個(gè)存儲(chǔ)區(qū)段(sector)SECTOR_1～SECTOR_4與路徑晶體管QAR1～QAR4，該等存儲(chǔ)區(qū)段SECTOR_1～SECTOR_4的每一都具有多個(gè)字符線(xiàn)WLn1～WLn8(n為由1至4的整數(shù))、多個(gè)選擇信號(hào)線(xiàn)SSELn1、SSELn2(n為由1至4的整數(shù))與多個(gè)全域位線(xiàn)GBL1～GBL4。

請(qǐng)參照?qǐng)D2，圖2是根據(jù)圖1的存儲(chǔ)區(qū)段的電路圖。圖1中，該等存儲(chǔ)區(qū)段SECTOR_1～SECTOR_4的每一的細(xì)部電路如同圖2所示，該等字符線(xiàn)WLn1～WLn8(n為由1至4的整數(shù))分別連接至多個(gè)字符串WL_STRING_1～WL_STRING_8的多個(gè)晶體管Q_ij(i與j為由1至8的整數(shù))。區(qū)域位線(xiàn)LBL_j(j為由1至8的整數(shù))連接至該等晶體管Q_1j～Q_8j的漏極與選擇晶體管QSEL_j的漏極，字符線(xiàn)WLi(i為由1至8的整數(shù))連接至該等晶體管Q_i1～Q_i8的柵極。區(qū)域低電壓線(xiàn)LARVSS連接至該等晶體管Q_ij(i與j為由1至8的整數(shù))的源極。全域位線(xiàn)GBLk(k為由1至4的整數(shù))連接于該選擇晶體管QSEL_2k-1、QSEL_2k的源極，選擇信號(hào)線(xiàn)SSELn1(n為由1至4的整數(shù))連接于該等選擇晶體管QSEL_2k-1(k為由1至4的整數(shù))的柵極，選擇信號(hào)線(xiàn)SSELn2(n為由1至4的整數(shù))連接于該等選擇晶體管QSEL_2k(k為由1至4的整數(shù))的柵極。區(qū)域低電壓線(xiàn)LARVSS水平地連接至各路徑晶體管QAR的漏極，而路徑晶體管QAR的源極連接全域低電壓線(xiàn)GARVSS連接，路徑晶體管QAR的柵極則受控于區(qū)段選擇信號(hào)線(xiàn)ASEL。

由圖1與圖2可知，該等存儲(chǔ)區(qū)段SECTOR_1～SECTOR_4的每一的內(nèi)部都有一個(gè)區(qū)域低電壓線(xiàn)LARVSS，以連接于每一個(gè)需要低電壓的晶體管的源極。傳統(tǒng)的作法，是將該等存儲(chǔ)區(qū)段SECTOR_1～SECTOR_4的該等區(qū)域低電壓線(xiàn)LARVSS水平地拉出，并透過(guò)多個(gè)路徑晶體管QAR1～QAR4與全域低電壓線(xiàn)GARVSS連接。但此種作法會(huì)導(dǎo)致內(nèi)存裝置10的布局面積變得較大，而降低面積的使用效率與增加內(nèi)存裝置10的制造成本。

發(fā)明內(nèi)容

本發(fā)明的一目的在于提供一種閃存裝置，其可減少周邊電路占用的面積并提高面積的使用效率。

為達(dá)上述目的及其它目的，本發(fā)明的閃存裝置包括多個(gè)存儲(chǔ)區(qū)段以及多個(gè)路徑晶體管。該等存儲(chǔ)區(qū)段的每一具有區(qū)域低電壓線(xiàn)。該等路徑晶體管分別對(duì)應(yīng)一個(gè)存儲(chǔ)區(qū)段，該等路徑晶體管配置于該等存儲(chǔ)區(qū)段的排列方向上，該等路徑晶體管的其中之一配置于相鄰的兩個(gè)存儲(chǔ)區(qū)段之間，其柵極連接于區(qū)段選擇信號(hào)線(xiàn)，其漏極連接于對(duì)應(yīng)的存儲(chǔ)區(qū)段的該區(qū)域低電壓線(xiàn)，其源極連接于全域低電壓線(xiàn)，且其中全域低電壓線(xiàn)實(shí)質(zhì)上以90度的角度橫跨其柵極。

藉此，本發(fā)明將路徑晶體管置放于存儲(chǔ)區(qū)段兩兩之間本來(lái)就具有的空間，因而不會(huì)增加存儲(chǔ)單元原本的面積，并且該全域低電壓線(xiàn)以90度的角度橫跨路徑晶體管的柵極，如此一來(lái)可節(jié)省路徑晶體管于周邊電路占用的面積，并且能夠降低閃存裝置的制造成本。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明的限定。在附圖中：

圖1是現(xiàn)有閃存裝置的電路方塊圖；

圖2是根據(jù)圖1的存儲(chǔ)區(qū)段的電路圖；

圖3是本發(fā)明的閃存裝置的布局圖；

圖4是根據(jù)圖3的存儲(chǔ)區(qū)段的部份電路方塊圖。

附圖標(biāo)號(hào)：

10、30??內(nèi)存裝置

SECTOR_1～SECTOR_4??存儲(chǔ)區(qū)段

QAR1～QAR4??路徑晶體管

WLn1～WLn8(n為由1至4的整數(shù))??字符線(xiàn)

SSELn1、SSELn2(n為由1至4的整數(shù))??選擇信號(hào)線(xiàn)

WL_STRING_1～WL_STRING_8??字符串

Q_ij(i與j為由1至8的整數(shù))??晶體管