[發明專利]半導體器件結構及其制作方法

無效

• 申請號: 201010270100.8
• 申請日: 2010-08-31
• 公開（公告）號: CN102386212A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 劉繼全
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/36;H01L21/20
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種具有溝槽結構的半導體器件結構，溝槽內填充外延層；本發明還涉及所述半導體器件的制作方法。

背景技術

超級結MOSFET因其具有超級結結構，即在半導體襯底上有交替排列的P型和N型硅外延柱層，使得該器件在截止狀態下P型區和N型區的PN結產生耗盡層，從而提高器件的耐壓。

超級結MOSFET器件結構的一種制造方法為：在高摻雜的半導體襯底上生長具有第一導電類型的第一硅外延層(一般為N型)，在第一硅外延層上以預定距離刻蝕多個深溝槽，再將具有第二導電類型(一般為P型)的第二外延層填充在溝槽內部及頂部，最后用化學機械研磨工藝對溝槽進行平坦化。其中深溝槽填充是該流程的關鍵工藝。由于溝槽深度較深，一般都在30μm以上，所以在溝槽填充后，溝槽內部容易有空洞等填充缺陷。為了降低深溝槽填充的難度，通常采用改變溝槽形貌的方法，即溝槽頂部寬度大，溝槽底部寬度小，這樣就可以避免由于溝槽頂部過快的生長所導致的溝槽內部空洞的產生。但由此會出現另外一個問題，即用硅外延進行溝槽填充后，溝槽內部載流子分布一般是均勻的。根據超級結構理論，相鄰的單個P型柱層和N型柱層所含的載流子總量相近時，器件才能到達到較高的擊穿電壓。對于單個第二外延柱層，由于上部寬度大于下部寬度，即上部載流子總量大于下部載流子總量；對單個第一外延柱層，上部寬度小于下部寬度，即上部載流子總量小于下部載流子總量，這樣就會導致第一外延柱層和第二外延柱層在縱向分布上的較嚴重的不匹配，從而導致擊穿電壓的下降。

發明內容

本發明要解決的技術問題是提供一種半導體器件結構，能夠提高溝槽內外延層的載流子總量在縱向上分布上的均勻性，優化電荷平衡能力，提高器件的穩定性；為此本發明還要提供一種所述半導體器件結構的制作方法。

為解決上述技術問題，本發明的半導體器件結構包括：多個相同柱狀的第一外延層，該第一外延層以預定間距分布在硅襯底上；多個第二外延層，每個第二外延層形成于位于兩個相臨的所述第一外延層之間的溝槽中；多個第三外延層，分別形成于所述第二外延層上。

所述半導體器件結構的制作方法如下：

步驟一、在硅襯底上形成第一外延層；

步驟二、在所述第一外延層上以預定間距形成多個相同的溝槽；

步驟三、在所述溝槽內部或溝槽內部和頂部形成第二外延層；

其中，還包括：

步驟四、在所述第二外延層之上形成第三外延層；

步驟五、采用化學機械研磨對所述溝槽表面進行平坦化。

如圖1所示，溝槽內第二外延層的總厚度在縱向上是均勻的，載流子濃度也是均勻的，故載流子總量也是均勻的，而第三外延層是本征外延層或低摻雜的外延層(與第二外延層具有相同導電類型，但載流子濃度小于或等于第二外延層的10％)，所以溝槽內部的外延層(包括第二外延層和第三外延層)的平均摻雜濃度在縱向上分布不均勻，即上部摻雜比較淡，下部摻雜比較濃，剛好和溝槽寬度的分布相反，可以使溝槽內的外延層的載流子總量在縱向分布上是均勻的或接近于均勻的。對比以前的溝槽一步填充工藝(溝槽內的外延層載流子濃度分布是均勻的，但厚度是不均勻的，故載流子總量在縱向上是不均勻的，且和第一外延層載流子濃度在縱向上的分布相反)，本發明能夠提高溝槽內外延層的載流子總量在縱向上分布上的均勻性，優化電荷平衡能力，提高器件的穩定性；可以提高P型和N型柱的載流子在縱向上的匹配，從而提高器件的擊穿電壓。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是本發明的半導體器件結構截面示意圖；

圖2是第一外延層和第二外延層摻雜劑濃度關系示意圖；

圖3-7是本發明實施例一的控制流程示意圖；

圖8-14是本發明實施例二的控制流程示意圖；

圖15-17第二外延層內部在水平方向上的載流子濃度分布示意圖。

具體實施方式

如圖1所示，在一實施例中所述本導體器件結構(超級結MOSFET器件結構)包括具有高摻雜的半導體硅襯底14(具有第一導電類型)，該硅襯底14上交替排列著分別具有第一導電類型的第一外延層(硅外延柱層)11和具有第二導電類型的第二外延層(硅外延柱層)12和第三外延層(本征外延柱層)13。其中第二外延層12被第一外延層11所包圍，第三外延層13被第二外延層12所包圍。