[發明專利]一種厚膜電路、引腳框架、電路板及其組合

有效

• 申請號: 201010255936.0
• 申請日: 2007-03-16
• 公開（公告）號: CN101965100A
• 公開（公告）日: 2011-02-02
• 發明（設計）人: 王界平;黃春光;皇甫魁;張壽開;孫福江;張磊;高佳輝
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H05K1/11
• 分類號: H05K1/11;H01L27/13
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種電子電路，特別涉及一種厚膜電路及使用該厚膜電路的電路板組合。

背景技術

厚膜電路作為單元電路載體，在通信、家電等電子產品領域應用非常廣泛。

如圖1，現有技術的一種厚膜電路，具有厚膜基體和引腳，該引腳通過卡槽固定于該厚膜基體上，并向厚膜基體兩側分開，所有引腳底部共同形成一個平面。該厚膜電路是利用絲印成形的方式，先在基板(如陶瓷板)上印制電路導體、厚膜電阻等(必要時還可外加電容、二極管等元器件)，然后在厚膜的一端制作焊盤，并組裝預先成形的引腳、焊接后完成。相比與薄膜工藝制成的獨立電阻、電容，厚膜工藝具有制造簡單、可靠性好，且有利于電路散熱的優點。

但是這種厚膜電路引腳的兩翼是連為一體的，并成對稱分布，其組裝前引腳框架結構如圖2所示。起I/O連接及支撐作用的多對引腳3由兩端的連接條4連接，一對引腳的兩翼連為一體，組裝完后一對引腳提供一個I/O口的連接。

隨著電子產品微型化的發展，厚膜電路在印刷電路板上的使用會越來越多，因此當印刷電路板上需要多個厚膜電路板時，該多個厚膜電路的引腳排列就會出現如圖3所示的情況。因此多個單基片厚膜電路并行表貼排列需要占用大量單板布局/布線空間，不利于電路板密度的提高和產品的微型化。

發明內容

為克服現有技術多個厚膜電路并行排布在電路板上時占用電路板布局/布線空間，限制電路板密度提高及產品微型化的缺點，本發明實施例提供一種能有效提高電路板密度的厚膜電路、引腳框架、電路板及其組合。

為達到上述第一目的，本發明實施例采用的技術方案是：提供一種厚膜電路，其包括一厚膜基體及設于該厚膜基體底部的多個引腳，該多個引腳在該厚膜基體兩側交錯排布。

為達到上述第二目的，本發明實施例采用的技術方案是：提供一種引腳框架，該引腳框架與厚膜基體組裝形成厚膜電路，其包括一連接部，該連接部包括一第一懸臂及設于該第一懸臂上的多個引腳，該多個引腳間對應厚膜基體的焊盤預留出與之交錯安裝的厚膜基體另一側的引腳的空缺位置。

為達到上述第三目的，本發明實施例采用的技術方案是：提供一種電路板，該電路板上設有一第一焊盤，該第一焊盤包括一第一列焊接部件與第二列焊接部件，該第一列焊接部件與第二列焊接部件均設有多個焊點，該多個焊接點交錯排布并且與厚膜電路厚膜基體兩側的引腳相對應。

為達到上述第四目的，本發明實施例采用的技術方案是：提供一種具有厚膜電路的電路板組合，其包括一電路板及一設于該電路板上的厚膜電路，該厚膜電路設有多個引腳，該多個引腳在該厚膜基體兩側交錯排布并焊接于該電路板上。

由上述技術方案可見，本發明實施例厚膜電路的引腳采用交錯排布的方式，當有多個厚膜電路并行安裝在電路上時，兩厚膜電路相鄰的引腳依次插入對方引腳因交錯排布而形成的空缺處，縮短了兩厚膜電路之間的距離，加大了電路板上的厚膜電路的密度，同時有利于電路板向微型化發展。

附圖說明

圖1為現有技術厚膜電路的示意圖。

圖2為現有技術厚膜電路引腳框架示意圖。

圖3為現有技術多個厚膜電路在電路板上并行排布示意圖。

圖4為本發明的實施例厚膜電路立體結構示意圖。

圖5為本發明厚膜電路組裝前引腳結構較佳實施列的示意圖。

圖6為本發明厚膜電路組裝前引腳結構另一實施例的示意圖。

圖7為本發明可與厚膜電路板配合使用的電路板的焊盤示意圖。

圖8為本發明多個厚膜電路在電路板上并行排布的第一實施例的示意圖。

圖9為本發明多個厚膜電路在電路板上并行排布的第二實施例的示意圖。

圖10為本發明多個厚膜電路在電路板上并行排布的第三實施例的示意圖。

具體實施方式

以下參照附圖并舉較佳實施例，對本發明作進一步詳細說明。

本發明較佳實施例描述的具有厚膜電路的電路板組合包括一電路板及設于該電路板上的厚膜電路。