[發明專利]閘柵極介電層的制造方法

有效

• 申請號: 201010250775.6
• 申請日: 2010-08-10
• 公開（公告）號: CN102222611A
• 公開（公告）日: 2011-10-19
• 發明（設計）人: 李威養;于雄飛;陳建豪;侯承浩;李達元;許光源
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/283
• 分類號: H01L21/283
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

技術領域

本發明涉及集成電路制造，且尤其涉及一種具有柵極介電層的半導體裝置。

背景技術

半導體集成電路(IC)產業已經歷過快速的成長。IC材料和設計的技術進步使得IC的生產世代不停地推新，每個世代都較前個世代有更小及更復雜的電路。隨著晶體管尺寸的微縮，柵極介電層厚度須隨著柵極溝道長度的縮減而變薄，以維持效能。然而，為了降低柵極漏電流，需使用高介電常數柵極介電層作為未來先進節點所使用的柵極介電層，其可在維持相同的等效厚度下具有較厚的物理厚度。

圖1A及圖1B顯示傳統半導體裝置100的高介電常數柵極介電層112在各種制造階段的剖面圖。圖1A顯示高介電常數柵極介電層112形成于基材102上。高介電常數柵極介電層112可使用原子層沉積(ALD)工藝形成。原子層沉積工藝包含連續的原子層沉積循環(ALD?cycles)，其中每一循環包含導入金屬源(source?metal)以在基材102表面形成化學吸附層的步驟；凈化剩余金屬源的步驟；導入氧源化學品(oxygen?source?chemical)以在適當溫度及壓力下與化學吸附層反應形成部分的高介電常數柵極介電層的步驟：以及凈化剩余氧源化學品的步驟。在沉積工藝后，空穴112a及兩種化學品來源中的雜質112b即會嵌在高介電常數柵極介電層112中。

接著，在高介電常數柵極介電層112上進行含氧等離子體處理180(如圖1B所示)。在含氧等離子體處理180的過程中，含氧等離子體中的氧自由基可穿透高介電常數柵極介電層112以填補及取代高介電常數柵極介電層112中的空穴112a及雜質112b。

然而，上述方法所面臨的問題為，如氧自由基過多而穿透高介電常數柵極介電層112到達基材102的頂部表面，即會生成不欲形成的氧化硅于基材102頂部表面，因而使高介電常數柵極介電層112的等效厚度增加。因此，裝置效能特性，例如臨界電壓，即會降低。

因此，業界需要的是一種制造無不欲形成的氧化硅的高介電常數柵極介電層的制造方法。

發明內容

為克服上述現有技術的缺陷，本發明提供一種高介電常數介電層的制造方法，包括：形成一高介電常數介電層于一基材上；以一原子層沉積工藝形成一含氧層于該高介電常數介電層上；以及于該含氧層上進行一惰性等離子體處理。

本發明也提供一種半導體裝置的柵極介電層的制造方法，包括：以一第一原子層沉積工藝在一基材上形成一氧化鉿層，作為一柵極介電層；以一第二原子層沉積工藝形成一不含金屬元素的含氧層于該氧化鉿層上；以及于該含氧層上進行一惰性等離子體工藝。

本發明可避免在基材頂部表面生成不欲形成的氧化硅，因此，可保持裝置效能特性，例如臨界電壓。

為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉出優選實施例，并配合附圖，作詳細說明如下：

附圖說明

圖1A～圖1B顯示為傳統半導體裝置的高介電常數柵極介電層于各種制造階段的剖面圖。

圖2顯示為依照本發明實施例的高介電常數柵極介電層的制造方法的流程圖。

圖3A～圖3H顯示為依照本發明實施例的半導體裝置于各種制造階段的剖面圖。

其中，附圖標記說明如下：

100～半導體裝置102～基材

112～高介電常數柵極介電層

112a～空穴112b～雜質

112c～氧化硅180～含氧等離子體處理

300～半導體裝置302～基材

304～有源區306～隔離區域

312～高介電常數介電層

312a～空穴312b～雜質

314～含氧層316～虛置柵極電極層

322～輕摻雜源極/漏極區324～柵極間隔物

326～源極/漏極區328～接觸蝕刻停止層

330～層間介電層332～開口

380～惰性等離子體處理

具體實施方式

本發明接下來將會提供許多不同的實施例以實施本發明中不同的特征。各特定實施例中的組成及配置將會在以下作描述以簡化本發明。這些為實施例并非用于限定本發明。此外，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含實施例中的該第一元件與第二元件直接接觸，或也可包含該第一元件與第二元件之間更有其他額外元件使該第一元件與第二元件無直接接觸。各種元件可能以任意不同比例顯示以使圖示清晰簡潔。