[發明專利]電源控制電路

有效

• 申請號: 201010249798.5
• 申請日: 2010-08-03
• 公開（公告）號: CN102346529A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 黃明梓;王明偉;沈英至
• 申請（專利權）人: 環旭電子股份有限公司;環鴻科技股份有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 施浩

技術領域

本發明是有關于一種電源控制電路，且特別是有關于一種預先對主板待機電壓端放電的電源控制電路。

背景技術

先進技術擴展(Advanced?Technology?Extended，簡稱ATX)主板規格由英特爾公司在1995年制定。目前多數的電源供應器都是使用ATX規格，其中ATX連接器最常使用的有20Pin與24Pin兩種，皆包括待機電壓(SB5V)的接腳。主板上的芯片組，包括南橋有時會使用待機電壓作為操作電源，但因電源供應器所輸出的待機電壓(SB5V)的放電時間可能不同，因此導致供給南橋的待機電壓(SB3V)放電時間也不同。

當主板中的芯片(例如南橋芯片)放電不完全時，電源供應器所提供電壓將可能造成芯片產生異常現象，如此一來不但無法發揮加強的功能，更會造成整個系統無法正常運作，甚至無法開機。此外，在系統開機完成前，待機電壓(SB3V與SB5V)會造成功率消耗，產生額外的不必要的功率消耗。

發明內容

本發明提供一種電源控制電路，可預先對主板的待機電壓端放電以預防待機電壓端放電不完全而造成主板產生異常現象。

本發明提出一種電源控制電路，適用于一主板，電源控制電路包括第一放電開關單元、供電開關單元以及控制單元。其中，第一放電開關單元耦接于第一電源端與接地之間。供電開關單元耦接于系統電壓與第一電源端之間。控制單元耦接于第一放電開關單元與供電開關單元，并根據系統電壓的電壓變化控制第一放電開關單元與供電開關單元。其中，控制單元延遲系統電壓以產生一判斷電壓，當判斷電壓小于一第一預設電壓時，控制單元導通第一放電開關單元以對第一電源端進行放電，當判斷電壓大于第二預設電壓時，控制單元導通供電開關單元以對第一電源端進行供電，其中第二預設電壓大于第一預設電壓。

在本發明的一實施例中，上述的第一放電開關單元包括第一假負載與第一PMOS晶體管。第一假負載耦接第一電源端，而第一PMOS晶體管的源極端與漏極端分別耦接第一假負載與接地，第一PMOS晶體管的柵極耦接于控制單元。

在本發明的一實施例中，電源控制電路更包括第二放電開關單元，其耦接于第二電源端與接地之間，并受控于控制單元，當判斷電壓小于第一預設電壓時，控制單元導通第二放電開關單元以對第二電源端進行放電，當判斷電壓大于第一預設電壓時，控制單元關閉第二放電開關單元。

在本發明的一實施例中，上述的第二放電開關單元第二假負載與第二PMOS晶體管。其中，第二假負載耦接第二電源端，而第二PMOS晶體管的源極端與漏極端分別耦接第二假負載與接地，第一PMOS晶體管的柵極耦接于控制單元。

在本發明的一實施例中，上述的供電開關單元包括第三PMOS晶體管，其源極端與漏極端分別耦接系統電壓與第一電源端，第三PMOS晶體管的柵極耦接于于控制單元。

在本發明的一實施例中，當判斷電壓大于第一預設電壓時，控制單元關閉第一放電開關單元。

在本發明的一實施例中，上述的控制單元包括第一比較單元、推拉電路、延遲單元、第二比較單元以及第三比較單元。第一比較單元用以比較系統電壓與一參考電壓。推拉電路耦接于第一比較單元與系統電壓，當系統電壓大于與參考電壓，推拉電路輸出系統電壓。延遲單元耦接于推拉電路的輸出，用以延遲系統電壓以產生判斷電壓。第二比較單元，耦接延遲單元與第一放電開關單元，根據判斷電壓與第一預設電壓的比較結果控制第一放電開關單元。另外，第三比較單元則耦接于接延遲單元與供電開關單元，根據判斷電壓與第二預設電壓的比較結果控制供電開關單元。

在本發明的一實施例中，上述的第一比較單元包括第一電阻、第二電阻以及第一運算放大器。第二電阻與第一電阻串接于電池電壓與接地之間，以分壓電池電壓而產生參考電壓。第一運算放大器的正輸入端耦接系統電壓，其負輸入端耦接第一電阻與第二電阻的共同接點。

在本發明的一實施例中，上述的推拉電路包括NMOS晶體管與第四PMOS晶體管。其中NMOS晶體管的漏極端耦接系統電壓，其柵極端耦接至第一運算放大器的輸出端，其源極端作為推拉電路的輸出端而耦接電阻。另外，第四PMOS晶體管的源極端耦接NMOS晶體管的源極端，第四PMOS晶體管的漏極端耦接接地，第四PMOS晶體管的柵極耦接至第一運算放大器的輸出端。

在本發明的一實施例中，上述的延遲單元包括電阻與電容。電阻的一端耦接于推拉電路的輸出，而電容耦接于電阻的另一端與接地之間。