[發明專利]上孵前無精蛋識別方法及裝置

有效

• 申請號: 201010248311.1
• 申請日: 2010-08-09
• 公開（公告）號: CN101916366A
• 公開（公告）日: 2010-12-15
• 發明（設計）人: 馬秀蓮;楊冬風;衣淑娟;關海鷗;譚峰;張楠
• 申請（專利權）人: 黑龍江八一農墾大學
• 主分類號: G06K9/00
• 分類號: G06K9/00;G06K9/62;G06N3/02;G06T1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明為一種孵化前無精蛋識別檢測裝置及方法，屬于種蛋孵化前檢測類技術及方法領域。

背景技術

種蛋的孵化過程大約需要21天，對環境溫濕度條件要求較高，是一個耗時、耗能的過程。據80年代中后期統計資料，1988年美國約孵化59.7億只蛋，未受精蛋約占總孵化蛋的8％～9％，而每只蛋孵化需花費3美分，因此造成的經濟損失相當可觀。我國江蘇省1988年入孵蛋約3億只，未受精蛋按8％～9％計算，僅江蘇一省損失達幾百萬元。這意味著每年都有大量的未受精種蛋不能孵化，其造成的經濟損失相當大。實現在種蛋入孵前檢測出無精蛋不僅能有效地節省時間、空間、勞動力和能源，提高孵化效率，還能保證孵化環境的衛生和生產質量，而且無精蛋可以用于食品，有著巨大的經濟和社會效益。在實際應用中，剔除無精蛋，此技術依然采用手持簡易照蛋器在孵化的第5天進行頭照，該方法工作量大、速度慢、人為因素影響較大，而新鮮蛋孵化72h后，品質降為乙級以下，不宜加工成蛋制品，浪費大量食用蛋，消耗無用的能量。因此開發出一套能在種蛋上孵前自動檢測無精蛋系統，對降低人工照蛋的勞動強度，提高檢測準確性和生產效率，保障生產者的利益，具有十分重要的意義。早在20世紀30年代末，國外就有學者利用無損檢測的技術研究種蛋的孵化品質，但總的來說，所做的相關研究還是不多，真正實際應用的較少。日前，國外應用于種蛋孵化檢查的無損方法主要有：計算機視覺法、敲擊振動法、光學檢測法和高光譜圖像檢測法。近年來，國內的一些學者也開始對種蛋孵化成活性檢測進行研究，主要是運用了計算機視覺檢測法和光電特性檢測法，取得了豐碩的研究成果。楊秀坤^[7]運用計算機視覺技術與遺傳神經網絡相結合的方法根據種蛋表面顏色特征進行孵化雞蛋的可成活性判別。周維忠利用量化后的色度值作為種蛋顏色內部特征參數，采用小波神經網絡分類器判別孵化過程中種蛋成活可能性。陳佳娟等將計算機視覺技術與遺傳神經網絡相結合，建立一套適合于孵化種蛋可成活性自動檢測的計算機視覺系統，實現了孵化種蛋可成活性的自動檢測。于景濱等利用自行設計制作的光電測試裝置，在孵化早期剔除無精蛋。郁志宏等提出了一種基于改進粒子群神經網絡進行孵化種蛋成活性自動檢測的方法。國內主要是采用了計算機視覺法檢測種蛋。前人的研究表明無損檢測技術確實能有效地應用在種蛋上孵以后的檢測上，但是也存在著一些問題，如研究主要集中在孵化早期無精蛋的檢測，而孵化前對無精蛋的檢測國內外還未見相關報導，而且研究都是在實驗室水平下完成，離實際應用還有一段距離。本文研究一種適合國內外需要的基于機器視覺檢測無精蛋方法，并能夠形成一套便攜式、商品化無精蛋篩選儀器，以滿足目前孵化市場對種蛋上孵前剔除無精蛋的要求。

發明內容

本發明的目的就是針對上述已有技術存在的問題，研究一種上孵前無精蛋識別方法及裝置，達到種蛋上孵前剔除無精蛋。

本發明的目的是這樣實現的：一種上孵前無精蛋識別方法，該方法包括以下幾個步驟：

(1)首先獲取種蛋圖像；

(2)然后對圖像進行灰度化處理；

(3)接著使用中值濾波方法除去噪聲；

對完成上述3個過程的種蛋使用邊緣檢測算法提取種蛋邊緣，接著從邊緣提取種蛋圖像區域6個不變性特征參數(圓度、復雜性、伸長度、球狀性、長短軸比和變動系數)，利用已建立的神經網絡進行識別，即完成種蛋上孵前無精蛋的篩選工作。上孵前無精蛋識別器由圖像傳感器①、中央處理器②、動態存儲器③、海量存儲器④、LED指示燈和蜂鳴器⑤五部分組成。各部分接口信號連接如下：

(1)中央處理器②的GPIO模擬SCCB總線協議，控制圖像傳感器①的功能寄存器。使用中央處理器②3個中斷引腳引入圖像傳感器①的圖像輸出同步信號VSYNC，HSYNC，PCLK，以中斷方式同步圖像數據輸出。圖像傳感器①的YUV通道輸出的16位并行數據通過中央處理器②的16個I/O口接入。

(2)動態存儲器③有2片，一片的數據引腳(D0～D15)與中央處理器②的低16位數據線相連，另一片的數據引腳(D0～D15)與中央處理器②的高16位數據線相連，地址引腳(A0～A12)及片選信號引腳(nCS)相互連在一起，并與中央處理器②的引腳(nSCS0)連接，nWE、nRAS、nCAS也分別與中央處理器②的對應引腳LnWE、nSRAS、nSCAS相連。

(3)海量存儲器④的ALE和CLE端分別接中央處理器②的ALE和CLE端，8位的I/O[7～0]與中央處理器②低8位數據總線相連，/WE，/RE，/CE分別與中央處理器②的nFWE，nFRE，nFCE相連，R/B與R/nB相連。