[發(fā)明專利]MOSFET結(jié)構(gòu)及其制作方法

有效

• 申請?zhí)枺?/td>: 201010242722.X
• 申請日: 2010-07-30
• 公開（公告）號: CN102347357A
• 公開（公告）日: 2012-02-08
• 發(fā)明（設(shè)計）人: 駱志炯;朱慧瓏;尹海洲
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/51;H01L21/336;H01L21/28
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 倪斌

技術(shù)領(lǐng)域

本申請一般地涉及半導(dǎo)體器件及其制作領(lǐng)域，更為具體地，涉及一種MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)結(jié)構(gòu)及其制作方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展，晶體管尺寸不斷縮小，器件和系統(tǒng)的速度隨之提高。在這種尺寸減小的晶體管中，柵介質(zhì)層例如SiO₂的厚度也隨之變薄。然而，當(dāng)SiO₂的厚度薄到一定程度時，其將不再能很好地起到絕緣的作用，容易產(chǎn)生從柵極到有源區(qū)的漏電流。這使得器件性能極大惡化。

為此，替代常規(guī)的SiO₂/多晶硅的柵堆疊，提出了高k材料/金屬的柵堆疊結(jié)構(gòu)。所謂高k材料是指介電常數(shù)k大于3.9的材料。例如，高k材料可以包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃或La₂O₃等。通過使用這種高k材料作為柵介質(zhì)層，可以極大程度上克服上述漏電流問題。

在現(xiàn)有技術(shù)中已經(jīng)知道，在作為柵介質(zhì)層的材料中加入La等材料，將能夠有效地降低晶體管的閾值電壓(Vt)，這有助于改善器件性能。然而，La等材料的這種降低閾值電壓Vt的有效性受到多種因素的影響。例如，在參考文獻(xiàn)1(M.Inoue?et?al，“Impact?ofArea?Scaling?onThreshold?Voltage?Lowering?in?La-Containing?High-k/Metal?GateNMOSFETs?Fabricated?on(100)and(110)Si”，2009Symposium?on?VLSITechnology?Digest?ofTechnical?Papers，pp.40-41)中，對La的這種有效性進(jìn)行了詳細(xì)的研究，發(fā)現(xiàn)存在著較強(qiáng)的窄寬度效應(yīng)(即，柵極寬度越窄，La的有效性越低)和角效應(yīng)(即，溝道區(qū)的圓角影響La的有效性)。

隨著溝道不斷變窄，柵介質(zhì)層的有效性在溝道區(qū)的范圍內(nèi)受到影響。因此有必要進(jìn)一步采取其他措施，以便有效應(yīng)對閾值電壓Vt的降低。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明的目的在于提供一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)結(jié)構(gòu)及其制作方法，該MOSFET能夠減小閾值電壓(Vt)沿溝道長度和寬度方向的變化，從而改善器件性能。

根據(jù)本發(fā)明的一個方面，提供了一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，包括：半導(dǎo)體襯底；柵堆疊，位于半導(dǎo)體襯底上，柵堆疊包括在半導(dǎo)體襯底上依次形成的高k柵介質(zhì)層和柵極導(dǎo)體層；第一側(cè)墻，至少環(huán)繞高k柵介質(zhì)層的外側(cè)，并由含La氧化物形成；第二側(cè)墻，環(huán)繞柵堆疊和第一側(cè)墻的外側(cè)，并比第一側(cè)墻高。

可選地，第一側(cè)墻可以高于柵介質(zhì)層并低于柵堆疊，如果這種含La的氧化物材料形成在整個柵堆疊外圍將會導(dǎo)致柵極寄生電容過大。因而，優(yōu)選地，第一側(cè)墻比柵介質(zhì)層高出的高度小于等于10nm。

優(yōu)選地，高k柵介質(zhì)層包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO和TiO₂中任一種或多種的組合。

其中，含La氧化物包括La₂O₃、LaAlO、LaHfO、LaZrO中任一種或多種的組合。

優(yōu)選地，第一側(cè)墻的厚度小于等于5nm；第二側(cè)墻可以由氮化物形成。

第二側(cè)墻的外側(cè)還可以包括第三側(cè)墻，即第二側(cè)墻位于第一側(cè)墻和第三側(cè)墻之間。第三側(cè)墻可以為氧化物、氮化物或低k材料形成。低k材料可以為SiO₂、SiOF、SiCOH、SiO和SiCO中的任一種或多種的組合。

根據(jù)本發(fā)明的另一方面，提供了一種制作金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法，包括：提供半導(dǎo)體襯底；在半導(dǎo)體襯底上依次形成高k柵介質(zhì)層和柵極導(dǎo)體層，對高k柵介質(zhì)層和柵極導(dǎo)體層進(jìn)行圖案化以形成柵堆疊；形成至少環(huán)繞高k柵介質(zhì)層外側(cè)的第一側(cè)墻，第一側(cè)墻由含La氧化物形成，形成環(huán)繞柵堆疊和第一側(cè)墻外側(cè)的第二側(cè)墻，第二側(cè)墻比第一側(cè)墻高。

其中，形成第一側(cè)墻的步驟可以包括：淀積第一氧化物層；刻蝕第一氧化物層以形成環(huán)繞柵堆疊的預(yù)備第一側(cè)墻；以及進(jìn)一步刻蝕該預(yù)備第一側(cè)墻，以形成至少環(huán)繞高k柵介質(zhì)層外側(cè)的第一側(cè)墻。