[發明專利]半導體裝置及其制造方法

無效

• 申請號: 201010221417.2
• 申請日: 2010-06-30
• 公開（公告）號: CN102194874A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 朱鳴;張立偉;莊學理
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/41;H01L29/423;H01L21/336
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本發明涉及一種半導體裝置，尤其涉及一種靜電放電保護裝置(electrostatic?discharge?protection?device，ESD?protection?device)的形成方法。

背景技術

半導體集成電路工業已經歷了快速成長。集成電路材料與設計的技術演進已制作出數個世代的集成電路，而每一世代較先前的世代具有更小且更為復雜的電路。這些電路對于靜電放電電流(electrostatic?discharge?currents)極為敏感。因此，可利用靜電放電保護裝置以防止并降低因靜電放電電流對于集成電路的損壞情形。一般來說，靜電放電保護裝置利用硅化物阻擋層(silicide?blocking?layer)以防止于靜電放電裝置的一漏極區上形成硅化物，進而抑制靜電放電的放電電流并防止靜電放電保護裝置內的非一致開啟(non-uniform?turn-on)問題。然而，硅化物阻擋層的使用增加了制造成本并需要較大的芯片區域。

因此，雖然當今靜電放電保護裝置的制造方法通常可滿足其期望的目的，然而其仍無法完全地滿足每一方面的需求。

發明內容

有鑒于此，本發明提供了一種半導體裝置及其制造方法。

依據一實施例，本發明提供了一種半導體裝置，包括：

一晶體管，包括：一源極區、一漏極區及設置于該源極區與該漏極區之間的一溝道區；一第一柵極，設置于該溝道區之上；以及多個第二柵極，設置于該漏極區之上。

依據另一實施例，本發明提供了一種半導體裝置，包括：

一晶體管，包括：一源極區、一漏極區及設置于該源極區與該漏極區之間的一溝道區；一功能性柵極，設置于該溝道區之上，該功能性柵極具有一第一柵極長度；以及一假柵極，設置于該漏極區之上，該假柵極具有少于該第一柵極長度的一第二柵極長度。

依據又一實施例，本發明提供了一種半導體裝置的制造方法，包括：

提供一基板；形成一第一柵極與多個第二柵極于該基板上；以及形成一源極區與一漏極區于該基板內，該源極區與該漏極區為用于定義一溝道區的一間隙所分隔，其中形成該源極區與該漏極區依照為了使該第一柵極設置于該溝道區之上及使所述多個第二柵極設置于該漏極區之上的一方式而完成。

本發明的優點之一在于柵極結構于形成柵極結構的相同制造程序中同時形成，而間隔物與形成如間隔物的相同制造程序中同時形成，因此依據本實施例的靜電放電保護裝置的制作并不需要額外的制造成本。換句話說，柵極結構的形成完全地相容于既存的制造程序。

為讓本發明之上述目的、特征及優點能更明顯易懂，下文特舉一優選實施例，并配合附圖，作詳細說明如下：

附圖說明

圖1為一流程圖，顯示了依據本發明的多個實施例的靜電放電保護裝置的形成方法；

圖2-圖8為一系列概略且部分的剖面側視圖，顯示了依據圖1所示方法的一實施例的制作中不同階段的一靜電放電保護裝置；

圖9為一概略且部分的剖面側視圖，顯示了依據圖1所示方法的另一實施例的制作中的一階段的一靜電放電保護裝置；

圖10為一概略且部分的剖面側視圖，顯示了依據圖1所示方法的又一實施例的制作中的一階段的一靜電放電保護裝置；

圖11為一概略且部分的剖面側視圖，顯示了依據圖1所示方法的另一實施例的制作中的一階段的一靜電放電保護裝置。

其中，附圖標記說明如下：

11～制造方法；

13、15、17～步驟；

40A、40B、40C、40D～靜電放電保護裝置；

45～基板；

47～基板；

50、51～隔離結構；

71、72、73、74～柵極結構；

80、81、82、83～柵介電層；

90、91、92、93～柵電極層；

100、101、102、103～硬掩模層；

110、111、112、113～柵極長度；

115、116、117～距離/間隙；

120～輕度摻雜源極區；

121、122、123、124、125、126、127～輕度摻雜漏極區；

130～離子注入程序；

133～單一輕度摻雜漏極區；

135～溝道區；

140、141、142、143、144、145、146、147～柵極間隔物/間隔物；

150～間隔物的厚度；

160～離子注入程序；

170～重度摻雜源極區；

171～重度摻雜漏極區；