[發明專利]一種半導體器件的制造方法

無效

• 申請號: 201010218052.8
• 申請日: 2010-06-23
• 公開（公告）號: CN102299063A
• 公開（公告）日: 2011-12-28
• 發明（設計）人: 周儒領;李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/02
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;謝栒

技術領域

本發明涉及半導體制程，尤其涉及一種半導體器件的制造方法。

背景技術

隨著超大規模集成電路工藝的發展，半導體工藝現已經進入了超深亞微米時代。工藝的發展使得將包括處理器、存儲器、模擬電路、接口邏輯甚至射頻電路集成到一個大規模的芯片上，形成所謂的SoC(片上系統)。作為SoC重要組成部分的嵌入式存儲器，在SoC中所占的比重逐漸增大。用于存儲數據的半導體存儲器分為易失性存儲器和非易失性存儲器(NVM)，易失性存儲器在電源中斷時不保存其數據，而非易失性存儲器即使在供電電源關閉后仍能保持片內信息。在諸如嵌入式存儲器的很多設備中包括NVM介質，用于在設備斷電后儲存數據以備設備重新啟動后使用。NVM介質包括電可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)、閃存(FLASH)等。

其中閃存是NVM產品中的重要一種，通常使用的U盤、手機、數碼相機里均需要閃存的配套使用。閃存有許多種類型，從結構上分主要有AND、NAND、NOR、DiNOR等。其中NOR閃存是目前最通用的閃存，其在存儲格式和讀寫方式上都與常用的內存相近，支持隨機讀寫，具有較高的速度，這樣使其非常適合存儲程序及相關數據。以下以傳統的NOR閃存為例說明其結構。

圖1是閃存的存儲單元100的示意圖。其中可以看出NOR閃存的每個存儲單元100通常包括兩個疊柵110和120，每個疊柵包括由多晶硅(poly)制造以用來儲存電子的浮柵FG(Floating?Gate)101，以及用來控制數據存取的控制柵CG(Control?Gate)102。浮柵101位于控制柵102下方，且通常處于“浮置”狀態，沒有和任何線路相連接。根據構成浮柵101的多晶硅中是否有電子儲存，表示這個單元存儲的信息是“0”還是“1”。而控制柵102通常與字線(Word?Line)103相連接。存儲單元100包括兩個字線103，分別設置在存儲單元100的兩側。分開設置的字線103用以防止存儲單元100的過擦除(over-erase)。此外，在兩個疊柵110和120之間，存儲單元100還包括擦除柵(Erase?Gate)104。通過施加適當的電壓，浮柵101中的電子能通過浮柵101和擦除柵104之間的通道流向擦除柵104，從而對存儲單元100進行擦除操作。另外，存儲單元100還包括其他結構，比如氧化層、間隙絕緣層等，這些結構是本領域的技術人員公知的，因此并未全部在圖1中標示出。同時，對于存儲單元100的其他一些結構，也會結合其他附圖在下面逐一說明。

同樣以圖1中所示的NOR閃存為例說明現有技術中存儲單元柵極結構的制造方法。圖2A至2F是傳統的一種半導體器件的制造方法中各步驟所涉及的器件結構的剖面圖。如圖2A所示，首先提供一具有淺溝槽(未示出)的前端器件層201。然后在前端器件層201上形成一層氧化層202用做絕緣層。然后在氧化層202上沉積第一多晶硅層203。該第一多晶硅層203用于形成上面提到的浮柵。在本文中該第一多晶硅層也稱為浮柵層。然后在第一多晶硅層203上形成氧化層-氮化物層-氧化層(ONO層)204。接著，在ONO層204上面沉積第二多晶硅層205。該第二多晶硅層205用于形成上面提到的控制柵。在本文中該第二多晶硅層也稱為控制柵層。然后在該第二多晶硅層205上面沉積一層氮化物層-氧化層-氮化物層(NON層)206。除了上面提到的結構外，在實際的光刻工藝中還可以在NON層206上沉積一層底部抗反射涂層(DARC層)，用于減小或消除反射光在曝光過程中的影響。在DARC層上面還涂敷一層具有圖案的光刻膠層。DARC層和光刻膠層的形成以及作用都是本領域技術人員所了解的，在此不再贅述。

接下來，如圖2B所示，進行控制柵的刻蝕。經過刻蝕后，形成兩個疊柵210A和220B，在該兩個疊柵210A和220B上分別包括NON層206A和206B、控制柵205A和205B以及ONO層204A和204B。

接著如圖2C所示，在第一疊柵210A以及第二疊柵220B的側壁上分別形成控制柵側墻207A、207A’、207B以及207B’。

然后如圖2D所示，進行第一多晶硅層203刻蝕以形成浮柵203A和203B。對第一多晶硅層203的刻蝕停止于氧化層202。