[發明專利]半導體器件和用于制造半導體器件的方法

無效

• 申請號: 201010193932.4
• 申請日: 2010-05-31
• 公開（公告）號: CN101937883A
• 公開（公告）日: 2011-01-05
• 發明（設計）人: 木村雄大;栗田洋一郎
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/24
• 分類號: H01L23/24;H01L23/29;H01L21/54;H01L21/56
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

通過引用并入

本申請基于并且要求2009年6月29日提交的日本專利申請No.2009-153374的優選權，其內容在此通過引用整體并入。

技術領域

本發明涉及半導體器件和用于制造半導體器件的方法。

背景技術

在倒裝芯片類型的半導體器件中，通過凸塊將基板連接到半導體芯片。在這樣的半導體器件中，通過使用所謂的“毛細管流技術”將密封體填充在基板和半導體芯片之間。密封體保護基板和半導體芯片之間的連接部。這時，密封體包括無機填料以完全地保護基板和半導體芯片之間的連接部。然而，如果無機填料被包括太多，那么密封體的粘性增加，并且然后變得很難使用密封體填充基板和半導體芯片之間的空間。

在日本未經審查的專利申請公開No.2008-270257(Ishikawa)的技術中，由具有比密封體低的熱膨脹系數的固態材料組成的組件被放在基板和半導體芯片之間的空間中，并且密封體被填充在組件的其它部分中。通過將組件放入基板和半導體芯片之間的空間中，被包括在密封體中的無機填料能夠被減少，并且密封體的填充效率能夠增加。

發明內容

然后，在Ishikawa的技術中，由于必須將組件放在基板和半導體芯片之間的空間中，所以半導體器件的制造變得復雜并且半導體器件的制造成本增加。

根據本發明的實施例，提供了一種半導體器件，該半導體器件包括布線層；半導體芯片，該半導體芯片被布置在布線層上，其間具有間隙，通過連接部將半導體芯片電氣地連接至布線層；第一密封體，該第一密封體被填充在布線層和半導體芯片之間的空間中；以及第二密封體，該第二密封體覆蓋半導體芯片。第一密封體和第二密封體包括有機樹脂和無機填料，第一密封體的有機樹脂和第二密封體的有機樹脂是相同的，并且第二密封體具有比第一密封體更大含量的無機填料。

因此，通過在半導體芯片3的下方形成具有低含量比率的無機填料和低彈性模量的層(第一密封體61)，將會實現板實施的壓力緩解的效果。因此，由于沒有必要將具有低的熱膨脹系數的組件放在基板和半導體芯片之間的空間中，半導體器件的制造變得容易并且半導體器件的制造成本能夠被減少。

根據本發明的另一實施例，提供了一種半導體器件，該半導體器件包括布線層；半導體芯片，該半導體芯片被布置在布線層上，其間具有間隙，通過連接部將半導體芯片電氣地連接至布線層；第一密封體，該第一密封體被填充在布線層和半導體芯片之間的空間中；以及第二密封體，該第二密封體覆蓋半導體芯片。第一密封體和第二密封體包括有機樹脂和無機填料，第一密封體的有機樹脂和第二密封體的有機樹脂是相同的。無機填料包括第一無機填料和第二無機填料，第一無機填料的直徑使得第一無機填料能夠通過布線層和半導體芯片之間的空間，第二無機填料的直徑大于第一無機填料的直徑。第一密封體的有機樹脂包括第一無機填料的一部分。第二密封體的有機樹脂包括剩下的第一無機填料和第二無機填料。

因此，由于具有低含量比率的無機填料和低彈性模量的層(第一密封體61)被形成在半導體芯片3的下方，將會實現板實施的壓力緩解的效果。因此，由于沒有必要將具有低的熱膨脹系數的組件放在基板和半導體芯片之間的空間中，半導體器件的制造變得容易并且半導體器件的制造成本能夠被減少。

根據本發明的又一實施例，提供了一種用于半導體器件的制造方法，包括：通過連接部電氣地連接布線層和半導體芯片，其間具有間隙；并且使用包括無機填料的有機樹脂模制密封半導體芯片，無機填料具有不同的直徑。模制密封包括使用有機樹脂覆蓋半導體芯片，有機樹脂具有其直徑大于被包括在被填充在布線層和半導體芯片之間的空間中的有機樹脂中的無機填料的直徑的無機填料。被包括在覆蓋半導體芯片的有機樹脂中的無機填料的含量大于被包括在被填充在布線層和半導體芯片之間的空間中的有機樹脂中的無機填料的含量。

因此，由于具有低含量比率的無機填料和低彈性模量的層(第一密封體61)被形成在半導體芯片3的下方，將會實現板實施的壓力緩解的效果。

本發明能夠提供半導體器件和用于制造半導體器件的方法，其能夠容易地制造并且減少制造成本。

附圖說明

結合附圖，根據示例性實施例的以下描述，以上和其它示例性方面、優點和特征將更加明顯，其中：

圖1是示出本發明的示例性實施例的半導體器件的橫截面圖；

圖2是圖1的放大截面圖；

圖3是示出用于制造本發明的半導體器件的方法的工藝圖；

圖4是示出用于制造本發明的半導體器件的方法的工藝圖；

圖5是示出用于制造本發明的半導體器件的方法的工藝圖；