[發明專利]具有多級電容器的集成電路系統及其制造方法

有效

• 申請號: 201010182886.8
• 申請日: 2010-05-19
• 公開（公告）號: CN101894795A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 鞠韶復;張少強;趙國偉;黃澤慧
• 申請（專利權）人: 新加坡格羅方德半導體制造私人有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L21/02;H01L21/768;H01L27/02;H01L23/528
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;靳強

技術領域

本發明涉及集成電路系統，尤其涉及一種包括層次式電容器的集成電路系統。

背景技術

集成電路在當今的許多消費類電子產品例如手機、攝像機、便攜式音樂播放器、打印機、計算機、定位設備中都有應用。集成電路可包括主動組件、被動組件及其互連線的組合。

片上電容器(on-chip?capacitor)是集成電路的重要組件。這些電容器用于旁路以及針對模擬和射頻集成電路應用的電容匹配等多種目的。由于傳統的平面電容器例如金屬-絕緣層-金屬(metal-insulator-metal；MIM)電容器需要額外的制程步驟和掩膜(mask)，因此最近出現的具有叉指(inter-digitated)金屬結構的后端工藝(back-end-of-line；BEOL)垂直自然電容器(vertical?natural?capacitor；VNCAP)已作為更具吸引力的選擇而應用于先進CMOS和BiCMOS射頻技術。但是，隨著技術的不斷進步，人們期望增加VNCAP結構的單位電容并提升VNCAP結構的品質因素。

因此，為增加VNCAP結構的單位電容，設計人員開始利用最小長度寬度和間隔設計規則來開發VNCAP結構的金屬內電容。不幸的是，隨著后端工藝流程中集成低介電常數材料和超低介電常數材料(例如出于減少RC延遲的目的)，即使制造最小設計規則金屬線，仍大大降低了金屬內電容的增益。

因此需要提供一種可靠的集成電路系統、制造方法和組件設計來改善集成電路系統的VNCAP可靠性性能，增加單位電容，減小電阻和/或提升品質因素。鑒于日益加劇的商業競爭壓力以及不斷增長的消費者預期和市場上產品差異化的日漸縮小，解決上述問題變得極為迫切。此外，降低成本、提高效率和性能以及應付競爭壓力的需要更增加了解決上述問題的緊迫性。

長期以來人們一直在試圖解決上述問題，但現有發展未給出任何教導或啟示，因此，對于本領域的技術人員，上述問題一直未能得到解決。

發明內容

本發明提供一種集成電路系統的制造方法，包括：提供包括前端工藝電路的基板；采用第一設計規則在所述基板上方形成包括第一指狀結構和第二指狀結構的第一組金屬層，該第一組金屬層未形成指狀結構導通孔；采用第二設計規則在所述第一組金屬層上方形成包括第一指狀結構、第二指狀結構和指狀結構導通孔的第二組金屬層，該第二設計規則大于所述第一設計規則；互連所述第一組金屬層和第二組金屬層，從而形成電容器。

本發明提供一種集成電路系統，包括：包括前端工藝電路的基板；位于該基板上方的第一組金屬層，該第一組金屬層包括第一指狀結構和第二指狀結構，且該第一組金屬層的構造遵循第一設計規則且不具有指狀結構導通孔；位于該第一組金屬層上方的第二組金屬層，該第二組金屬層包括第一指狀結構、第二指狀結構和指狀結構導通孔且該第二組金屬層的構造遵循第二設計規則且該第二設計規則大于所述第一設計規則；以及所述第一組金屬層與第二組金屬層互連而形成電容器。

在本發明的某些實施例中，在上述步驟或組件之外可具有其它步驟或組件，或者采用其它步驟或組件替代上述步驟或組件。本領域的技術人員在參照附圖閱讀下列詳細說明之后將明白所述步驟或組件。

附圖說明

圖1顯示依據本發明實施例在后端工藝制造階段包括第一組金屬化層的集成電路系統的局部俯視圖。

圖2顯示依據本發明實施例在后端工藝制造階段包括第二組金屬化層的集成電路系統的局部俯視圖。

圖3顯示依據本發明實施例在后端工藝制造階段包括第三組金屬化層的集成電路系統的局部俯視圖。

圖4顯示圖1中虛線框4內區域的三維局部放大視圖。

圖5顯示圖2中虛線框5內區域的三維局部放大視圖。

圖6顯示圖3中虛線框6內區域的三維局部放大視圖。

圖7顯示依據本發明實施例集成電路系統中指狀結構和指狀結構導通孔的局部剖視示意圖。

圖8顯示依據本發明另一實施例集成電路系統中指狀結構和指狀結構導通孔的局部剖視示意圖。

圖9顯示本發明實施例中集成電路系統的制造方法流程圖。

具體實施方式

下面詳細描述實施例以使本領域的技術人員能夠制造和使用本發明。基于本揭露可使其它實施例顯而易見，并且可作系統、流程或機械的變化而不背離本發明范圍。

下面的描述中給出諸多特定細節以利于充分理解本發明。不過，顯而易見的是可在不具有這些特定細節的情況下實施本發明。為避免模糊本發明，對一些已知的電路、系統架構和流程步驟地均不作詳細揭露。