[發(fā)明專利]混合半導(dǎo)體基片的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010178285.X
• 申請(qǐng)日: 2010-05-12
• 公開（公告）號(hào): CN101894741A
• 公開（公告）日: 2010-11-24
• 發(fā)明（設(shè)計(jì)）人: 康斯坦丁·布德爾;比什-因·阮;瑪麗亞姆·薩達(dá)卡
• 申請(qǐng)（專利權(quán)）人: 硅絕緣體技術(shù)有限公司
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L21/762;H01L27/12
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 丁香蘭;龐東成

1.一種制造混合半導(dǎo)體基片的方法，所述方法包括以下步驟：

(a)提供包含絕緣體上半導(dǎo)體(SeOI)區(qū)域(13)和塊狀半導(dǎo)體區(qū)域(11)的混合半導(dǎo)體基片，所述絕緣體上半導(dǎo)體(SeOI)區(qū)域(13)包含基礎(chǔ)基片(3)之上的絕緣層(5)和所述絕緣層(5)之上的SeOI層(7)，其中所述SeOI區(qū)域(13)和所述塊狀半導(dǎo)體區(qū)域(11)共享同一基礎(chǔ)基片(3)；

(b)提供所述SeOI區(qū)域(13)上的掩模層(9)；和

(c)通過同時(shí)摻雜所述SeOI區(qū)域(13)和所述塊狀半導(dǎo)體區(qū)域(11)來形成第一雜質(zhì)能級(jí)(17a、17b)，從而使所述SeOI區(qū)域(13)中的所述第一雜質(zhì)能級(jí)(17a)包含在所述掩模層(9)中。

2.如權(quán)利要求1所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：

(d)通過同時(shí)摻雜所述SeOI區(qū)域(13)和所述塊狀半導(dǎo)體區(qū)域(11)來形成第二雜質(zhì)能級(jí)(19a、19b)，從而使所述SeOI區(qū)域(13)中的所述第二雜質(zhì)能級(jí)(19a)在所述絕緣層(5)之下并在所述基礎(chǔ)基片(3)中。

3.如權(quán)利要求2所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：

(e)通過同時(shí)摻雜所述SeOI區(qū)域(13)和所述塊狀半導(dǎo)體區(qū)域(11)來形成第三雜質(zhì)能級(jí)(21a、21b)，從而使所述SeOI區(qū)域(13)中的所述第三雜質(zhì)能級(jí)(21a)在所述基礎(chǔ)基片(3)中的所述第二雜質(zhì)能級(jí)(19a)之下并進(jìn)一步遠(yuǎn)離所述絕緣層(5)。

4.如權(quán)利要求1～3中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：

(g)提供絕緣體上半導(dǎo)體(SeOI)基片(1a)；

在所述SeOI基片(1a)上形成所述掩模層(9)；和

去除預(yù)定面積的所述掩模層(9)、下面的所述SeOI層(7)和下面的所述絕緣層(5)，從而獲得所述塊狀半導(dǎo)體區(qū)域(11)。

5.如權(quán)利要求1～4中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：

(h)在所述混合半導(dǎo)體基片上提供具有預(yù)定圖案的第二掩模(15)，從而在步驟c)、d)和e)中的至少一個(gè)步驟的過程中防止在由所述第二掩模(15)掩蔽的區(qū)域中形成雜質(zhì)能級(jí)。

6.如權(quán)利要求1～5中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：

(i)在步驟c)之后從所述SeOI區(qū)域(13)去除所述掩模層(9)。

7.如權(quán)利要求1～6中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，其中，所述掩模層(9)和/或所述絕緣層(5)由氧化物制成。

8.如權(quán)利要求1～7中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：

(j)在所述SeOI區(qū)域(13)的鄰接所述塊狀半導(dǎo)體區(qū)域(11)的邊緣區(qū)域提供隔離物(29)，從而使所述隔離物(29)至少從所述基礎(chǔ)基片(3)的表面延伸至所述SeOI層(7)。

9.如權(quán)利要求8所述的制造混合半導(dǎo)體基片的方法，所述方法還包括以下步驟：特別是在步驟(j)之后，去除所述隔離物(29)。

10.如權(quán)利要求8或9所述的制造混合半導(dǎo)體基片的方法，其中，所述隔離物(29)由與所述掩模層(9)不同的材料制成，特別是由氮化物制成。

11.如權(quán)利要求1～10中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，其中，所述掩模層(9)具有至少20nm的厚度，尤其是，所述掩模層(9)的厚度為20nm～30nm。

12.如權(quán)利要求1～11中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，其中，所述SeOI層(7)具有至多20nm的厚度，尤其是，所述SeOI層(7)的厚度為10nm～20nm，和/或

其中，所述絕緣層(5)具有至多20nm的厚度，尤其是，所述絕緣層(5)的厚度為10nm～20nm。

13.如權(quán)利要求1～12中任一項(xiàng)所述的制造混合半導(dǎo)體基片的方法，所述方法還包括提供用于分隔所述SeOI區(qū)域(13)和所述塊狀半導(dǎo)體區(qū)域(11)的淺溝槽隔離部(STI)(23)的步驟。