[發明專利]視頻解碼模塊與視頻顯示處理模塊的互聯緩存結構設計方法無效
| 申請號: | 201010173598.6 | 申請日: | 2010-05-17 |
| 公開(公告)號: | CN101859334A | 公開(公告)日: | 2010-10-13 |
| 發明(設計)人: | 周莉;孫濤;仝紅紅;黃權;馬成海 | 申請(專利權)人: | 山東大學 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50 |
| 代理公司: | 濟南金迪知識產權代理有限公司 37219 | 代理人: | 王緒銀 |
| 地址: | 250100 山*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 視頻 解碼 模塊 顯示 處理 緩存 結構設計 方法 | ||
技術領域
本發明涉及一種視頻解碼模塊與視頻顯示處理模塊的互聯緩存結構設計方法,屬于集成電路芯片設計技術領域。
背景技術
隨著消費電子類芯片產品的不斷升級,要求SoC芯片具有視頻實時解碼、圖像實時顯示等硬件加速模塊以增強SoC的實時處理性能。而傳統SoC芯片中的視頻實時解碼模塊、顯示控制模塊并不直接相連,解碼視頻信號通過片外存儲控制模塊首先轉存到片外存儲器,需要時再由顯示控制模塊讀入,這樣就存在以下幾個方面的問題:
1)大數據量實時處理必然遇到的存儲帶寬問題。
視頻實時處理具有相當高的存儲帶寬,對于一路1080p視頻實時解碼,僅解碼和顯示的數據存取帶寬至少達到300MByte,這成為制約任何傳統視頻處理芯片的性能瓶頸。必須減少數據與片外存儲器的存取帶寬才能從根本上提高芯片性能。
2)并行處理模塊之間進行大數據量交換時的數據擁塞問題。
SoC芯片各模塊在并行處理過程中,必然涉及到數據交換、傳遞等操作,當視頻解碼模塊與顯示處理模塊同時訪問存儲控制模塊時,會導致嚴重的數據擁塞,產生較明顯的系統延遲效應,如畫面抖動或閃爍。
所以,必須提出創新的芯片設計方法來解決視頻實時解碼及顯示處理并行工作時的存取帶寬及數據擁塞問題,以提高SoC芯片的實時處理性能。
傳統多媒體SoC芯片受到系統架構和片上存儲容量的限制,視頻解碼數據通常首先轉存到片外存儲單元,需要時再由顯示處理模塊讀入。圖1給出了傳統的視頻處理數據流。圖1中,視頻解碼模塊(VPU,Video?Process?Unit)負責視頻數據解碼處理,視頻顯示控制模塊(DPU,Display?Process?Unit)負責視頻解碼數據的顯示控制與處理、色彩轉換、分辨率轉換處理,外設控制模塊為芯片的標準接口控制單元,存儲單元控制模塊(EMCU,External?Memory?Control?Unit)負責控制芯片與片外存儲單元的數據交換。圖1中,VPU、DPU、外設控制模塊都通過EMCU與片外存儲器進行數據交換。頻繁的數據存取增加了系統總的數據傳輸帶寬。一路30幀/秒1080p/YUV420/P幀圖像解碼最小數據帶寬為1920*1080*1.5*30*2=186.6MByte/s(包括重建幀寫出及參考幀讀入)。DPU讀入一路1080p解碼數據還需增加1920*1080*1.5*30=93.3MB/s,總帶寬達到186.6+93.3=279.9MByte/s。如果考慮芯片總線設計對數據存取的實際影響,以及其他可能的算法額外數據帶寬,那么一路信號帶寬還會增加50MB到100MB數據帶寬。而32位133MHz?DDR2能夠處理的數據帶寬(利用率按50%計算)僅為133*2*0.5*4=532MByte/s,已經不能滿足僅僅一路1080p視頻解碼及顯示的實時處理要求。
發明內容
本發明針對復雜的視頻解碼處理、視頻顯示處理、數據吞吐量計算、數據帶寬、負載平衡等特定應用問題,提供一種在SoC芯片設計中,將視頻解碼模塊與顯示處理模塊直接互聯的片上緩存結構設計,對視頻實時處理遇到的若干問題提出行之有效的解決方案,并能夠對多媒體SoC芯片設計帶來創新性進步。
一種視頻解碼模塊與視頻顯示處理模塊的互聯緩存結構設計方法,壓縮視頻數據輸入到視頻解碼模塊,解碼后的解碼數據輸入到互聯緩存模塊,視頻顯示處理模塊從互聯緩存模塊讀出并處理解碼數據,輸出視頻顯示數據;當視頻解碼與顯示處理速度一致時,對1080p視頻解碼能夠以最大89.5KB的緩存容量建立視頻解碼與顯示處理的動態存取平衡,從而減少芯片設計中數據存取帶寬,增強系統實時處理能力,減少芯片由于實時播放視頻性能不夠而產生畫面抖動、閃爍的可能性。
視頻解碼模塊與視頻顯示處理模塊直接通過互聯緩存模塊一對一連接,N個視頻解碼模塊需要通過N個互聯緩存模塊與N個顯示處理模塊對應連接。
所述的互聯緩存模塊具有輸入接口DMA,能夠接收視頻解碼模塊標準總線給出的數據;具有輸出接口DMA,能夠以標準總線協議輸出數據給顯示處理模塊。
所述的互聯緩存模塊的內部緩存單元具有一讀一寫端口,及相應控制端口,能夠同時進行讀寫,對應于1080p解碼容量最大為89.5KByte。
本發明提出的互聯緩存結構設計將VPU輸出的視頻解碼數據通過緩存模塊直接與對應的DPU接口,DPU無需再從片外讀取待顯示的視頻數據,而是直接從片上互聯緩存模塊讀出VPU的解碼數據,從而極大的減少了系統存取數據量。圖2給出了帶有互聯緩存模塊的視頻處理數據流。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于山東大學,未經山東大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010173598.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種耐高溫有機硅樹脂的合成方法
- 下一篇:抗風倒展板架





