[發明專利]一種半導體器件及其制造方法

無效

• 申請號: 201010145587.7
• 申請日: 2010-04-09
• 公開（公告）號: CN102214608A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 王文武;馬雪麗;歐文;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 張磊

技術領域

本發明通常涉及一種半導體器件的制造方法及其結構，具體來說涉及一種結合嵌入式金屬源極/漏極技術和低肖特基勢壘源極/漏極技術的半導體器件及其制造方法。

背景技術

目前，針對源極/漏極工程的研究包括，超淺低阻PN結源/漏技術、低肖特基勢壘金屬源/漏技術及抬升源/漏技術等。

其中，超淺低阻PN結源/漏技術對加工工藝要求很高，不僅需要低能離子注入來實現超淺低阻源/漏極，而且還要承受1000度左右的高溫退火實現摻雜離子激活。高溫下的退火工藝不僅會對高k柵介質和金屬柵的可靠性產生影響，而且還很容易造成由于離子擴散引起的源極和漏極貫通等問題。

另一方面，針對低肖特基勢壘金屬源/漏極技術，如何在減小源/漏極電阻的情況下降低肖特基勢壘高度也是一個很大的挑戰。目前，通常的做法是在源/漏極處的半導體襯底上淀積一層金屬層，如Ni和NiPt合金，之后通過退火工藝使金屬層和半導體襯底反應生成金屬硅化物，如NiSi和NiPtSi等。在此基礎上，通過離子注入和雜質分凝的方法進行肖特基勢壘的調控。該方法需要精細的工藝條件，不僅對淀積金屬的厚度、退火時間和溫度等參數有很大的要求，而且對金屬在溝道方向的擴散控制問題也提出了很高的要求。此外，低肖特基勢壘源/漏極技術中的源/漏極寄生電阻的降低問題也是一個急待解決的挑戰。

對于抬升源/漏技術，主要的工藝流程是，在半導體襯底上先形成一柵極結構，之后在源/漏極處的半導體襯底上進行輕摻雜離子注入，然后在柵極兩側形成一絕緣層側墻。在此結構上，在源/漏極上通過外延生長的方法形成抬升源/漏極層，如GeSi和SiC等。另一種抬升源/漏工藝的制備方法是，在后柵?工藝中(gate?last?process)，在源/漏極區域，通過外延生長的方法嵌入式引入半導體硅化物或碳化物，如GeSi和SiC等。以上抬升源/漏極技術雖然在一定程度上實現了源/漏極電阻降低和應力增強等指標，但由于外延層中固有的摻雜濃度限制和接觸電阻等問題，仍需要對器件的結構和制備工藝進行優化，以期進一步減小源/漏極的寄生電阻，并優化由器件結構和工藝引起的遷移率增強。

發明內容

鑒于上述問題，本發明提供一種結合嵌入式金屬源/漏極技術和低肖特基勢壘技術的MOS晶體管結構及其制造方法。其中，該方法包括：提供襯底；在襯底上形成柵堆疊；覆蓋所述器件形成內層介電層；對柵堆疊兩側的內層介電層及其下方的襯底進行刻蝕，以分別形成屬于源極區和漏極區的凹槽；在凹槽內沉積形成金屬擴散阻擋層；對凹槽進行進行金屬填充以形成源極區和漏極區。此外，本發明還提供了一種半導體器件，包括：襯底；在襯底上的柵堆疊；覆蓋所述器件的內層介電層；在柵堆疊兩側的內層介電層及其下方的襯底中形成的屬于源極區和漏極區的凹槽；以及在凹槽中形成的金屬擴散阻擋層和金屬填充物。

在本發明中，通過對半導體襯底上的源極和漏極區域進行刻蝕和金屬填充，實現嵌入式金屬源/漏極代替傳統的PN結源/漏極。通過本發明，不僅可以減小MOS器件中源/漏極的寄生電阻并增強源/漏極對溝道的應力，而且還可以降低工藝溫度，提高高k柵介質和金屬柵的工藝兼容性。

附圖說明

圖1示出了根據本發明的實施例的半導體器件的制造方法的流程圖；

圖2-12示出了根據本發明的一個優選實施例的半導體器件的不同階段的示意性截面圖；以及

圖13-23示出了根據本發明的另一個優選實施例的半導體器件的不同階段的示意性截面圖。

具體實施方式

下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。應當注意，在附圖中所圖示的部件不一定按比例繪制。本發明省略了對公知組件和處理技術及工藝的描述以避免不必要地限制本發明。

第一實施例