[發明專利]半導體器件及其制作方法

無效

• 申請號: 201010145090.5
• 申請日: 2010-04-09
• 公開（公告）號: CN102214690A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 駱志炯;朱慧瓏;尹海洲
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/36;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體器件(100)，包括：

第一導電類型的半導體襯底(1001)；

在半導體襯底(1001)上形成的柵極；以及

分別在柵極兩側的半導體襯底(1001)中形成的高摻雜的第一導電類型的區域(1008)和高摻雜的第二導電類型的區域(1012)，

其中，高摻雜的第二導電類型的區域(1012)在柵極一側的端部通過介質層(1011′)與半導體襯底(1001)隔開。

2.根據權利要求1所述的半導體器件，其中，所述第一導電類型為P型，第二導電類型為N型；或者所述第一導電類型為N型，第二導電類型為P型。

3.根據權利要求1所述的半導體器件，其中，柵極包括：

在半導體襯底(1001)上形成的柵極絕緣層(1003)；以及

在柵極絕緣層(1003)之上形成的高摻雜的第二導電類型的柵極主體(1004)。

4.根據權利要求1所述的半導體器件，其中，所述高摻雜的第二導電類型的區域(1012)由近第二導電類型金屬材料形成。

5.根據權利要求1所述的半導體器件，其中，所述介質層(1011′)包括氧化物膜或氮化物膜，其厚度小于。

6.一種制作半導體器件(100)的方法，包括：

提供第一導電類型的半導體襯底(1001)；

在半導體襯底(1001)上形成柵極；

在柵極的第一側的半導體襯底中形成高摻雜的第一導電類型的區域(1008)；以及

在柵極與第一側相對的第二側的半導體襯底中形成高摻雜的第二導電類型的區域(1012)，

其中，在形成高摻雜的第二導電類型的區域(1012)之前，在將要形成的該高摻雜的第二導電類型的區域(1012)靠近柵極一側的端部處，形成介質層(1011′)。

7.根據權利要求6所述的方法，其中，所述第一導電類型為P型，第二導電類型為N型；或者所述第一導電類型為N型，第二導電類型為P型。

8.根據權利要求6所述的方法，其中，形成柵極包括：

在半導體襯底(1001)上形成柵極絕緣層(1003)；以及

在柵極絕緣層(1003)之上形成高摻雜的第二導電類型的柵極主體(1004)。

9.根據權利要求6所述的方法，其中，形成高摻雜的第一導電類型的區域(1008)包括：

在柵極的第二側，在半導體襯底(1001)上形成覆層(1007)；

在柵極的第一側，形成高摻雜的第一導電類型的區域(1008)；以及

去除覆層(1007)。

10.根據權利要求6所述的方法，其中，形成介質層(1011′)以及形成高摻雜的第二導電類型的區域(1012)包括：

在柵極的第一側，在半導體襯底(1001)上形成保護層(1009)；

在柵極的第二側，選擇性刻蝕半導體襯底(1001)，形成凹入區域(1010)；

在凹入區域(1010)靠近柵極一側形成介質層(1011′)；

在凹入區域(1010)中形成高摻雜的第二導電類型的區域(1012)；以及

去除保護層(1009)。

11.根據權利要求10所述的方法，其中，所述介質層(1011′)包括氧化物膜或氮化物膜，其厚度小于。

12.根據權利要求10所述的方法，其中，在凹入區域(1010)中形成高摻雜的第二導電類型的區域(1012)包括：

在凹入區域(1010)中，在半導體襯底上外延生長Si或SiGe，所述Si或SiGe被高摻雜為第二導電類型。

13.根據權利要求10所述的方法，其中，在凹入區域(1010)中形成高摻雜的第二導電類型的區域(1012)包括：

在凹入區域(1010)中，在半導體襯底上沉積Si，所述Si被高摻雜為第二導電類型。

14.根據權利要求10所述的方法，其中，在凹入區域(1010)中形成高摻雜的第二導電類型的區域(1012)包括：

在凹入區域(1010)中，在半導體襯底上沉積近第二導電類型金屬材料。