[發(fā)明專利]能避免電磁干擾的四方形扁平無(wú)引腳封裝結(jié)構(gòu)及其制法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010136592.1
• 申請(qǐng)日: 2010-03-11
• 公開(kāi)（公告）號(hào): CN102194797A
• 公開(kāi)（公告）日: 2011-09-21
• 發(fā)明（設(shè)計(jì)）人: 姚進(jìn)財(cái);黃建屏;柯俊吉
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L23/552
• 分類號(hào): H01L23/552;H01L21/50;H01L21/56
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽(yáng)

技術(shù)領(lǐng)域

本發(fā)明涉及一種封裝結(jié)構(gòu)及其制法，特別是涉及一種能避免電磁干擾的四方形扁平無(wú)引腳封裝結(jié)構(gòu)(Quad?Flat?Non?Leaded?Package，QFN)及其制法。

背景技術(shù)

半導(dǎo)體封裝件是以導(dǎo)線架(Lead?Frame)作為芯片承載件，而該導(dǎo)線架包括一芯片座及形成于該芯片座周圍的多個(gè)導(dǎo)腳，該芯片座上粘接芯片，并以焊線電性連接該芯片與導(dǎo)腳后，再以封裝膠體包覆該芯片、芯片座、焊線以及導(dǎo)腳的內(nèi)段而形成該具導(dǎo)線架的半導(dǎo)體封裝件。

除傳統(tǒng)導(dǎo)線架類型的半導(dǎo)體封裝件外，還發(fā)展出縮小整體半導(dǎo)體封裝件尺寸的四方形扁平無(wú)引腳封裝結(jié)構(gòu)，其特征在于不具有凸伸出封裝膠體的外導(dǎo)腳，而能縮小整體尺寸。另一方面，半導(dǎo)體封裝件在運(yùn)行時(shí)，多少會(huì)受外界的電磁(EMI)等雜訊干擾，導(dǎo)致該半導(dǎo)體封裝件的電性運(yùn)行功能不正常，因此影響整體的電性功能。

有鑒于現(xiàn)有半導(dǎo)體封裝件易受電磁干擾的問(wèn)題，而有如美國(guó)專利第5,166,772號(hào)公開(kāi)在封裝膠體中嵌埋金屬罩的結(jié)構(gòu)。

請(qǐng)參閱圖1，其為美國(guó)專利第5,166,772號(hào)的封裝結(jié)構(gòu)立體剖視示意圖；如圖所示，是在基板(substrate)10上接置芯片11，且該芯片11以多條焊線12電性連接至該基板10，并在該芯片11外罩設(shè)一網(wǎng)狀的金屬罩(metal?shield)13，且該基板10上具有至少一接地端14，令該金屬罩13電性連接至該接地端14，此外，在該金屬罩13、芯片11、焊線12、及部分基板10上形成封裝膠體15，以將該金屬罩13嵌埋于該封裝膠體15中，并且通過(guò)該網(wǎng)狀的金屬罩13遮蔽外界電磁干擾該芯片11的運(yùn)行，從而能避免電性運(yùn)行功能不正常，而影響整體的電性功能。其他類似避免電磁干擾設(shè)計(jì)的封裝結(jié)構(gòu)包括美國(guó)專利第4,218,578、4,838,475、4,953,002及5,030,935號(hào)所公開(kāi)的內(nèi)容。

但是，上述的現(xiàn)有構(gòu)造，必須先另行制作網(wǎng)狀的金屬罩13，因而增加工藝的復(fù)雜度；之后，再將該金屬罩13罩設(shè)于該芯片11上，并且將該金屬罩13固定于該基板10上，如此則增加組裝的困難度。此外，該網(wǎng)狀的金屬罩13罩設(shè)于該基板10上后，在該金屬罩13、芯片11、焊線12及部分基板10上形成封裝膠體15時(shí)，該封裝膠體15必須通過(guò)網(wǎng)狀的金屬罩13方能覆蓋于該芯片11上，由于該金屬罩13為網(wǎng)狀，當(dāng)該封裝膠體15通過(guò)該金屬罩13的細(xì)密的網(wǎng)目時(shí)容易產(chǎn)生紊流，導(dǎo)致氣泡產(chǎn)生，因此易在該封裝膠體15中產(chǎn)生氣泡，而在后續(xù)熱工藝中產(chǎn)生爆米花效應(yīng)。

另請(qǐng)參閱圖2，其為美國(guó)專利第5,557,142號(hào)的封裝結(jié)構(gòu)立體剖視示意圖，是在基板20上接置芯片21，且該芯片21以多條焊線22電性連接至該基板20，又在該芯片21、焊線22及部分基板20上形成封裝膠體23，以通過(guò)該封裝膠體23保護(hù)該芯片21、焊線22及基板20，且在該封裝膠體23的外露表面以濺鍍形成金屬層24，從而以通過(guò)該金屬層24遮蔽外界電磁干擾。其他類似避免電磁干擾設(shè)計(jì)的封裝結(jié)構(gòu)包括美國(guó)專利第5,220,489、5,311,059及7,342,303號(hào)所公開(kāi)的內(nèi)容。

但是，上述的現(xiàn)有構(gòu)造，雖能免除復(fù)雜的制造工藝，但必須在該基板20上完成接置芯片21及封裝膠體23，且進(jìn)行切單(singular)成為單一封裝結(jié)構(gòu)后，方能在該封裝膠體23的外露表面涂布或?yàn)R鍍形成金屬層24，而該單一封裝結(jié)構(gòu)在制造工藝中不易排放取件，因而不利于大量生產(chǎn)。再者，濺鍍的方式也無(wú)法應(yīng)用于封裝膠體與基板側(cè)邊齊平的封裝結(jié)構(gòu)。

另外，如美國(guó)專利第7,030,469號(hào)所公開(kāi)的一種封裝結(jié)構(gòu)，其是在封裝膠體上形成外露出焊線的溝槽，且該溝槽及封裝膠體上形成有與該焊線連接的導(dǎo)線層，以達(dá)成電磁遮蔽的效果，但是，該導(dǎo)線層需為非鐵金屬材料，而僅能以沉積或?yàn)R鍍方式覆蓋于溝槽及封裝膠體上，無(wú)法應(yīng)用于封裝膠體與基板側(cè)邊齊平的封裝結(jié)構(gòu)。再者，該導(dǎo)線層與該焊線為點(diǎn)接觸，易有接觸不良的問(wèn)題。

因此，鑒于上述的問(wèn)題，如何得到能避免電磁干擾的四方形扁平無(wú)引腳封裝件，實(shí)已成為目前急欲解決的問(wèn)題。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的種種缺陷，本發(fā)明的主要目的是提供一種能避免電磁干擾的四方形扁平無(wú)引腳封裝結(jié)構(gòu)，以改善因金屬罩細(xì)密的網(wǎng)目易令封裝膠體產(chǎn)生紊流，而導(dǎo)致爆米花效應(yīng)的問(wèn)題。

本發(fā)明的另一目的是提供一種能避免電磁干擾的四方形扁平無(wú)引腳封裝結(jié)構(gòu)，可大幅改善現(xiàn)有技術(shù)運(yùn)用焊線做點(diǎn)接觸的接觸不良問(wèn)題。