[發(fā)明專利]高精度振蕩器及其自校準(zhǔn)方法

有效

• 申請?zhí)枺?/td>: 201010132503.6
• 申請日: 2010-03-23
• 公開（公告）號: CN102201801A
• 公開（公告）日: 2011-09-28
• 發(fā)明（設(shè)計）人: 周鵬
• 申請（專利權(quán)）人: 三星半導(dǎo)體(中國)研究開發(fā)有限公司;三星電子株式會社
• 主分類號: H03K3/03
• 分類號: H03K3/03;H03K3/01
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 韓明星;楊靜

技術(shù)領(lǐng)域

本發(fā)明涉及一種高精度振蕩器及其自校準(zhǔn)方法，具體地講，涉及一種具有自校準(zhǔn)功能的高精度振蕩器和用于高精度振蕩器的自校準(zhǔn)方法。

背景技術(shù)

現(xiàn)有的振蕩電路在封裝振蕩器的集成電路之外通過外加電阻器和電容器來調(diào)整振蕩電路的振蕩頻率。利用外加的電阻器和電容器來調(diào)整振蕩頻率的方式，雖然可以獲得比較好的準(zhǔn)確度的振蕩頻率，但外加電阻器和電容器會增加集成電路封裝的管腳、振蕩電路的面積以及電阻器和電容器的成本，從而增加了整個振蕩電路的成本。

圖1是傳統(tǒng)的使用外部晶振為芯片提供時鐘的電路的示意圖。該電路通過外接晶振CR、負載電容器C1和C2以及芯片內(nèi)部集成的晶振驅(qū)動電路來為芯片產(chǎn)生時鐘。

圖1所示的電路采用傳統(tǒng)的晶振電路為芯片提供時鐘，所以需要使用獨立的晶振和外部負載電容器，從而增加了成本。另外，由于外接晶振電路而占用了芯片的兩個管腳，所以圖1所示的電路不適合管腳數(shù)目比較少的芯片，從而限制了該電路的應(yīng)用范圍。

圖2是振蕩頻率可調(diào)的內(nèi)部振蕩器電路，該內(nèi)部振蕩器電路通過頻率控制電路和內(nèi)部振蕩器來產(chǎn)生芯片所需要的時鐘。頻率控制電路用于產(chǎn)生內(nèi)部振蕩器的控制位，內(nèi)部振蕩器根據(jù)不同的控制位產(chǎn)生不同的輸出頻率。為了獲得所需要的頻率，可以通過掃描所有碼元的方法獲得最接近目標(biāo)頻率的控制位來實現(xiàn)，這種方法主要通過軟件實現(xiàn)。

圖2所示的電路雖然可以通過頻率控制電路來控制內(nèi)部振蕩器的頻率，但是為了獲取最優(yōu)的結(jié)果，其掃描次數(shù)可能需要2N次(N是內(nèi)部振蕩器控制位的位數(shù))，掃描時間比較長，而且不同的芯片所對應(yīng)的控制位的數(shù)值不一定完全相同，因此圖2所示的電路不利于產(chǎn)品出產(chǎn)時的固化。

圖3a是振蕩頻率自動可調(diào)的內(nèi)部振蕩器電路，所述內(nèi)部振蕩器電路包括頻率比較器、逐次逼近比較器(SAR)和內(nèi)部振蕩器。頻率比較器將內(nèi)部振蕩器的當(dāng)前內(nèi)部振蕩器頻率和目標(biāo)頻率進行比較，并將比較結(jié)果輸出到逐次逼近比較器。逐次逼近比較器根據(jù)該比較結(jié)果確定將逐次逼近比較器相應(yīng)位置1或清零。

圖3b是與振蕩頻率自動可調(diào)的內(nèi)部振蕩器電路相應(yīng)的方法的流程圖。假設(shè)內(nèi)部振蕩器共有N個控制位，并且內(nèi)部振蕩器的輸出頻率隨著控制數(shù)值的增加而不斷增加。在自動校準(zhǔn)中，首先將逐次逼近比較器的第(N-1)位置1，將第(N-2)位至第0位都清零。將當(dāng)前的內(nèi)部振蕩器頻率和目標(biāo)頻率進行比較，如果內(nèi)部振蕩器頻率Fosc大于目標(biāo)頻率，則將第(N-1)位清零；如果內(nèi)部振蕩器頻率小于目標(biāo)頻率，則將第(N-1)位保持為1，然后將第(N-2)位置1，并將第(N-3)至第0位依然保持為0，然后繼續(xù)比較內(nèi)部振蕩器頻率和目標(biāo)頻率，從而確定第(N-2)位的值，如此反復(fù)，直到確定了第0位的值為止。可通過軟件或硬件方法實現(xiàn)所述方法。

以下將參照表1對具有3位控制位的內(nèi)部振蕩器舉例說明，表1示出了所述內(nèi)部振蕩器的頻率與控制位的對應(yīng)關(guān)系。

表1