[發明專利]非易失性半導體存儲裝置及其制造方法

有效

• 申請號: 201010126413.6
• 申請日: 2010-02-24
• 公開（公告）號: CN101847647A
• 公開（公告）日: 2010-09-29
• 發明（設計）人: 粟屋信義;太田佳似;田淵良志明
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L21/822;H01L45/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 張遠

1.一種非易失性半導體存儲裝置，其特征在于，

具有三維存儲器單元陣列，其分別在相互正交的第一方向、第二方向及第三方向上以三維矩陣狀配置有多個雙端子型存儲器單元，該雙端子型存儲器單元具有通過電壓施加而使阻抗特性變化的非易失性的可變電阻元件，

利用在所述第一方向及所述第二方向上平面性擴張的平板狀的導電體或半導體形成的平板電極隔著層間絕緣膜在所述第三方向上層疊有兩層以上，

在所述平板電極的各層形成有多個沿所述第三方向貫通層疊的兩層以上的所述平板電極和其間的所述層間絕緣膜的貫通孔，

利用在所述第三方向上延伸的柱狀的導電體形成的每一個柱狀電極在所述貫通孔內不與所述平板電極接觸地貫通，

夾于一層的所述平板電極與一根所述柱狀電極的環狀部形成為一個一個地對應于所述存儲器單元，

成為所述可變電阻元件的可變阻抗材料分別在所述環狀部以環狀形成，所述環狀的可變阻抗材料的外周面與所述平板電極電連接，內周面與所述柱狀電極電連接，所述可變電阻元件形成于每一個所述存儲器單元，

在所述第三方向的相同位置配置的多個所述存儲器單元經由所述平板電極相互地連接，配置于所述第一方向和所述第二方向的各自的相同位置的多個所述存儲器單元經由所述柱狀電極相互連接，

在各個所述環狀部中，在所述可變阻抗材料的外周面或內周面的一側中形成有成為肖特基結的界面，所述可變阻抗材料中位于所述環狀部內的至少所述肖特基結側的一部分在所述第三方向上分離而形成。

2.根據權利要求1所述的非易失性半導體存儲裝置，其中，

所述貫通孔分別在所述第一方向及所述第二方向上以二維矩陣狀配置有多個。

3.根據權利要求1所述的非易失性半導體存儲裝置，其中，

所述可變阻抗材料的位于所述環狀部內的至少所述肖特基結側的一部分隔著利用與所述可變阻抗材料相同的材料構成的非活性化區域，在所述第三方向上分離。

4.根據權利要求1～3中任一項所述非易失性半導體存儲裝置，其中，

所述存儲器單元是將所述可變電阻元件和雙端子型的電流控制元件串聯連接而構成的，

所述電流控制元件作為基于多晶硅的PN結、多晶硅與金屬或金屬硅化物的肖特基結或者金屬氧化物半導體和金屬的肖特基結的二極管，以環狀形成于所述環狀的可變阻抗材料的外周。

5.根據權利要求4所述的非易失性半導體存儲裝置，其中，

所述平板電極的與所述環狀的可變阻抗材料接觸的環狀的端緣部分和除了所述環狀的端緣部分的主體部分中的一方為使p型或n型的雜質擴散的多晶硅，另一方為使相反的導電型的雜質擴散的多晶硅，在其界面以環狀形成有PN結。

6.根據權利要求4所述的非易失性半導體存儲裝置，其中，

所述平板電極的除了與所述環狀的可變阻抗材料接觸的環狀的端緣部分的主體部分為使p型或n型的雜質擴散的多晶硅，在所述環狀的端緣部分形成有金屬或金屬硅化物，在所述多晶硅和所述金屬或金屬硅化物的界面以環狀形成有肖特基結。

7.根據權利要求1～3中任一項所述的非易失性半導體存儲裝置，其中，

所述環狀的可變阻抗材料為金屬氧化物，所述金屬氧化物在環的徑向上具有氧缺損濃度的分布，外周側的氧缺損濃度比內周側的氧缺損濃度低。

8.根據權利要求1～3中任一項所述的非易失性半導體存儲裝置，其中，

所述存儲器單元是串聯連接所述可變電阻元件和雙端子型且雙向型的電流控制元件而構成的，

在所述環狀的可變阻抗材料的外周面和所述平板電極的邊界部分以環狀插入有溝道絕緣膜，從而形成有所述溝道絕緣膜夾在所述可變阻抗材料與所述平板電極的結構的所述電流控制元件，

所述環狀的可變阻抗材料為金屬氧化物，所述金屬氧化物在環的徑向上具有氧缺損濃度的分布，外周側的氧缺損濃度比內周側的氧缺損濃度低。

9.根據權利要求1所述的非易失性半導體存儲裝置，其中，

所述可變阻抗材料的位于所述環狀部內的至少所述肖特基結側的一部分隔著所述層間絕緣膜，在所述第三方向上分離。