[發明專利]基于VPX總線、可重構信號處理模塊

無效

• 申請號: 201010125576.2
• 申請日: 2010-03-16
• 公開（公告）號: CN101794268A
• 公開（公告）日: 2010-08-04
• 發明（設計）人: 蔣志焱;余鋒;張保寧;鐘凱;上官珠;唐大樂;徐定良
• 申請（專利權）人: 中國電子科技集團公司第十四研究所
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 南京知識律師事務所 32207
• 代理人: 汪旭東

1.一種基于VPX總線、可重構信號處理模塊，其特征在于：包括高速板卡、前面板、散 熱蓋板、模塊插拔器、定位銷、鎖緊機構部件；

高速板卡包括一塊高速印制板以及焊接在上面的器件，高速印制板的外形為VPX?6U標準 板型；焊接器件包括供電電路、通用處理器、橋接芯片、可編程邏輯FPGA芯片、存儲器、高 速高密電連接器、光電轉換器件、千兆以太網接口；

供電電路由十個電源模塊組成，它們是：1個PTH04040WAH，3個PTH05050WAH，1個 PTH08T241WAD，4個LT3021ES8，1個MIC37139-1.8BS；

通用處理器是FreeScale公司的PowerPC系列MPC7448通用處理器；

橋接芯片是Marvell公司的MV64460芯片；

可編程邏輯FPGA芯片是XILINX公司的PGA芯片，型號為XC5VLX110T；

存儲器有DDR?SDRAM和FLASH兩種，DDR?SDRAM芯片組由四片型號為MT46V64M16TG-6TIT 芯片組成，存儲容量為2G；FLASH芯片組由四片型號為S29GL256N10TFI01芯片組成，存儲容 量為512M；

高速高密電連接器共有七個，在高速印制板上的位號是XP0-XP6，XP0提供模塊電源，XP1 提供8路模塊間互連的高速串行端口，XP2提供VME接口，XP4提供4路系統間互連的高速串 行端口和兩個千兆以太網接口，XP5提供GPIO和串口，XP3、XP6為自定義；

光電轉換器件型號為LTP-ST11MB；

前面板開有六個開口，焊接在高速印制板的兩個多模光電轉換器件、一個9芯電連接器、 一個以太網接口、一個復位按鈕以及八盞信號燈的接口從開口部分露出，用于調試以及和其 它系統聯調，其中9芯電連接器用來調試串口，其型號是J30J-9TJWP7-J，以太網接口與工 作平臺計算機或者其它系統相連接，進行數據通訊；

散熱蓋板覆蓋在高速印制板上，為模塊提供散熱裝置；

模塊插拔器、定位銷、鎖緊機構通過固定器固定在高速印制板上，為模塊提供插拔裝置， 方便模塊的插拔。

2.根據權利要求1所述的基于VPX總線、可重構信號處理模塊，其特征在于：所述的高 速板卡有四個處理節點，每個處理節點包括一片PowerPC系列MPC7448通用處理器、一片 MV64460橋接芯片、一片存儲器DDR?SDRAM；

MPC7448處理器芯片和MV64460橋接芯片的CPU接口相連接，MPC7448處理器芯片 和MV64460橋接芯片之間為64位MPX?100MHz總線，用于數據傳輸與尋址；存儲器DDR SDRAM和MV64460橋接芯片的DDR?SDRAM接口連接，位寬64位，速度100Mhz，用于 數據存取；MV64460橋接芯片的Device接口與可編程邏輯FPGA芯片相連接，可編程邏輯FPGA 芯片內部寄存器與FLASH芯片統一編址，通過Device接口對其進行訪問；可編程邏輯FPGA 芯片與FLASH芯片連接，可編程邏輯FPGA芯片實現各處理節點訪問FLASH芯片的仲裁控制； 模塊上電啟動時，各處理節點按仲裁時序通過各MV64460橋接芯片Device接口尋址FLASH 芯片，運行啟動引導代碼，將操作系統映像移至節點內存運行實現系統正常啟動；MV64460 橋接芯片的MPP接口與可編程邏輯FPGA芯片相連接，對可編程邏輯FPGA芯片內部功能模塊 進行觸發與控制；

模塊內部處理節點之間的互連方式是PCI-X總線，四片MV64460橋接芯片之間提供了 四組超高速PCI-X總線，第一節點與第二節點之間、第二節點與第三節點之間、第三節點 與第四節點之間為64位100MHz超高速PCI-X總線，第一節點與第四節點之間為32位 100MHz超高速PCI-X總線；

模塊之間通訊的接口形式有三種：高速串行通道Rocket?IO、VME總線、千兆以太網絡協 議，GPIO?RS232接口；

高速串行通道Rocket?IO由可編輯邏輯PFGA芯片提供，每路傳輸率可達2.5Gbps，支持 XILINX公司的Aurora串行通訊協議，共有14路；8路通過VPX插座XP1實現背板互連，XP1 按VITA46.3協議定義為八組高速串行通道，通過背板與同一機箱內的其它板卡通訊；4路高 速串行通道Rocket?IO通過VPX電連接器與后出線板連接，實現與后出線板通訊；2路高速 串行通道Rocket?IO與兩個光電轉換器件相連，光電轉換器件的光纖接口從前面板光纖接口 露出，通過光纖與其它系統實現光纖通訊；每片MV64460橋接芯片的Sync?FIFO接口分別與 可編輯邏輯PFGA芯片相連接，由可編輯邏輯PFGA芯片內部實現MV64460橋接芯片Sync?FIFO 接口到高速串行通道Rocket?IO的轉換，支持軟件配置的交換結構由可編輯邏輯PFGA芯片實 現，通過交換結構實現任一節點中橋接芯片MV64460的Sync?FIFO接口與14路高速串行通道 Rocket?IO中任一通道建立通訊鏈路，從而實現模塊間的高速數據通訊；

XP2按VITA46.1協議定義為VME并行總線，可編輯邏輯PFGA芯片的相關管腳通過XP2 實現背板互連，具有主從功能的VME總線控制器由可編輯邏輯PFGA芯片設計實現，處理主芯 片MPC7448的Device接口與可編輯邏輯PFGA芯片相連，在可編輯邏輯PFGA芯片內部實現并 行總線到VME總線的轉換；

第一和第四處理節點中MV64460橋接芯片的Giga?Ethernrt接口分別與超高速以太網絡 收發器(GPHY)相連接實現兩個千兆以太網接口，前面板提供一個網口，后插座提供兩個網 口出線，其中后插座的一個網口與前面板的網口為二選一使用；

GPIO?RS232接口由可編輯邏輯PFGA芯片實現，通過高速高密度連接器與PC機相連，實 現對本模塊的調試。