[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201010125521.1
• 申請日: 2010-02-26
• 公開（公告）號: CN101834204A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 鄭志昌;柳瑞興;姚智文;段孝勤
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種半導體裝置，包括：

一基底；

一埋藏n+層，設置于該基底中；

一n型外延層，設置于該埋藏n+層之上；

一p型阱，設置于該n型外延層中；

一源極n+區域，設置于該p型阱中且一端連接至一源極接觸；

一第一絕緣層，設置于該p型阱和該n型外延層的頂部；

一柵極，設置于該第一絕緣層的頂部；以及

一電極，自該埋藏n+層延伸至一漏極接觸，其中該電極通過一第二絕緣層而與該n型外延層和該p型阱絕緣。

2.如權利要求1所述的半導體裝置，其中該電極為一金屬電極或一多晶硅電極。

3.如權利要求1所述的半導體裝置，其中該埋藏n+層接觸該金屬電極的一部分為n+型摻雜。

4.如權利要求1所述的半導體裝置，其中該p型阱鄰接該源極n+區域的一部分為p+型摻雜且連接至該源極接觸。

5.如權利要求1所述的半導體裝置，其中該第一絕緣層為一高電壓氧化層。

6.如權利要求1所述的半導體裝置，其中該第二絕緣層為一氧化層，且具有一環形，環繞該金屬電極。

7.一種半導體裝置的制造方法，包括：

提供一半導體基底；

注入一埋藏n+層于該基底中；

形成一n型外延層于該埋藏n+層之上；

注入一p型阱于該n型外延層中；

沉積一第一絕緣層于該p型阱和該n型外延層的頂部，其中該第一絕緣層僅覆蓋用于一柵極的一特定區域；

形成該柵極于該第一絕緣層的頂部；

注入一源極n+區域于該p型阱中；

蝕刻一溝槽于該n型外延層中及/或該p型阱中以露出該埋藏n+層且提供用來形成一漏極電極和一氧化物絕緣層的空間；

沉積一氧化物于該溝槽中；

實施該氧化物的化學機械研磨步驟；

蝕刻位于該溝槽中的氧化物以形成一孔洞，其延伸至該埋藏n+層；

進一步注入一n+區域于該孔洞所露出的該埋藏n+層區域中；以及

形成一漏極電極于該孔洞中。

8.如權利要求7所述的半導體裝置的制造方法，其中該柵極是通過實施多晶硅沉積和蝕刻步驟而形成。

9.如權利要求7所述的半導體裝置的制造方法，其中該漏極電極為金屬，且該漏極電極是通過沉積和蝕刻于孔洞中的金屬而形成。

10.如權利要求7所述的半導體裝置的制造方法，其中該漏極電極為多晶硅，且該漏極電極是通過沉積和蝕刻于孔洞中的多晶硅而形成。

11.如權利要求7所述的半導體裝置的制造方法，還包括：

注入一p+區域鄰接該p型阱中的該源極n+區域；以及

形成一源極接觸連接該p+區域和該源極n+區域。