[發明專利]雙圖案設計中的單元邊界隔離的方法

有效

• 申請號: 201010106556.0
• 申請日: 2010-01-28
• 公開（公告）號: CN101799623A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 魯立忠;鄭儀侃;侯元德;侯永清;田麗鈞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G03F1/14
• 分類號: G03F1/14
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

本申請要求于2009年2月3日提交的、標題為“Methods?for?Cell Boundary?Isolation?in?Double?Patterning?Design”的美國臨時專利申請序列第 61/149,627號的優先權，其申請結合與此作為參考。

技術領域

本發明總的來說涉及集成電路制造工藝，更具體地，涉及使用雙圖案 技術來減小集成電路的光刻限制。

背景技術

雙圖案是針對光刻法以增強部件密度所開發的技術。典型地，為了在 晶片上形成集成電路的部件，使用光刻技術，這涉及涂覆光刻膠并在光刻 膠上限定圖案。經過圖案化的光刻膠中的圖案首先被限定在光刻掩模中， 并且被光刻掩模中的透明部分或不透明部分所限定。然后，經過圖案化的 光刻膠中的圖案被轉印到下層部件上。

隨著縮減集成電路規模需求的增加，光學鄰近效應產生越來越多的問 題。當兩個分離的部件彼此太靠近時，光學鄰近效應會使部件彼此短路。 為了解決這種問題，引入了雙圖案技術。緊密定位的部件被分離成兩個掩 模，兩個掩模都用于曝光相同的光刻膠。在每個掩模中，部件之間的距離 與單個掩模中部件之間的距離相比增加了，因此減小或基本消除了光學鄰 近效應。

然而，雙圖案技術不能夠解決本地沖突問題。例如，參照圖1，部件2、 4和6以距離S1和S2緊密地進行定位，距離S1和S2太小以至于引起光 學鄰近效應。因此，使用雙圖案技術來增加部件2、4和6之間的距離。在 這種情況下，不管如何將部件2、4和6分配給雙圖案掩模組的兩個掩模， 都將總是存在具有部件2、4和6中兩個的掩模。因此，在掩模中至少存在 一個距離S1或S2。

可通過細致地對電路進行布局來避免本地沖突。然而，這可以在單元 級沒有太多困難地進行。當將可以沒有本地沖突且沒有規則違例的單元放 入電路的層級中時，相鄰單元中的邊界部件彼此會太靠近，因此在該層級 發生沖突。換句話說，不能夠保證在集成單元時仍然滿足雙圖案規則適應 性。例如，參照圖2，具有兩個標準單元10和12，標準單元10和12的每 一個都沒有本地沖突。圖2中具有不同陰影的圖案在不同的雙圖案掩模中。 當標準單元10和12彼此鄰接時，如圖3所示，單元10中的部件14將會 靠近單元12中的部件16。由于部件14和16在相同的掩模中，所以部件 14和16的布局將會違反設計規則。該問題很難解決，因為即使對單元10 和12執行重新布局以解決單元10和12之間的沖突，也會產生波動效應， 這意味著會在單元10和12中的每一個和其他鄰接的單元之間產生其他新 的沖突。具體地，單元10和12是可以用在相同芯片或其他芯片的許多電 路中的標準單元。非常難以預測會對單元10和12所產生的可能沖突。因 此，需要用于克服上述現有技術中缺點的方法和結構。

發明內容

根據本發明的一個方面，設計用于芯片布局的雙圖案掩模組的方法包 括設計標準單元。在每個標準單元中，所有的左邊界圖案都分配有第一標 記和第二標記中的一個，而所有右邊界圖案都分配有第一標記和第二標記 中的另一個。該方法還包括：在芯片布局的行中放置標準單元。從行中的 一個標準單元開始，貫穿整行來傳播針對標準單元的標記改變。標準單元 中具有第一標記的所有圖案都被轉印到雙圖案掩模組的第一掩模。標準單 元中具有第二標記的所有圖案都被轉印到雙圖案掩模組的第二掩模。還公 開了其他實施例。

此外，本發明還提供了一種掩模組，包括：芯片的第一掩模；所述芯 片的第二掩模，其中，所述第一掩模和所述第二掩模形成雙圖案掩模組； 以及多個標準單元，由所述第一掩模和所述第二掩模限定并在一行中，其 中，所述標準單元的相鄰標準單元彼此鄰接，其中，所述多個標準單元包 括所述行中的所有標準單元，以及其中，所述行中的所述多個標準單元基 本沒有包括所述第一掩模中的第一左邊界圖案和所述第二掩模中的第二左 邊界圖案或者所述第一掩模中的第一右邊界圖案和所述第二掩模中的第二 右邊界圖案。

可選地，在該掩模組中，所述行中的所述多個標準單元沒有包括所述 第一掩模中的第三左邊界圖案和所述第二掩模中的第四左邊界圖案或者所 述第一掩模中的第三右邊界圖案和所述第二掩模中的第四右邊界圖案，所 述行包括1000個以上的標準單元，以及所述行包括約100種以上具有不同 布局的標準單元。