[發(fā)明專利]一種電壓切換電路

無效

• 申請?zhí)枺?/td>: 201010042677.3
• 申請日: 2010-01-08
• 公開（公告）號: CN102122884A
• 公開（公告）日: 2011-07-13
• 發(fā)明（設(shè)計）人: 陳姿伶;何昆鵬;李學(xué)偉
• 申請（專利權(quán)）人: 康佳集團(tuán)股份有限公司
• 主分類號: H02M3/155
• 分類號: H02M3/155
• 代理公司: 深圳市康弘知識產(chǎn)權(quán)代理有限公司 44247
• 代理人: 胡朝陽;孫潔敏

技術(shù)領(lǐng)域

本發(fā)明涉及電子領(lǐng)域，尤其涉及一種電壓切換電路。

背景技術(shù)

隨著電子行業(yè)的發(fā)展，電器的使用越來越廣泛，但隨著而來的不必要的功耗(比如待機(jī)功耗)也造成了大量的資源浪費。因此降低功耗不僅成為節(jié)電的必由之路，并且被賦予了環(huán)保的神圣使命。

現(xiàn)在很多電器電路為了降低成本，簡化電源設(shè)計，將很多電路模塊使用統(tǒng)一電源供電，一般這個電源電壓必須滿足電路中輸入電壓最高的那部分電路的電壓要求，而一些電源管理芯片如LDO、DC/DC等輸入電壓一般都有很寬的范圍，雖然給其提供較高的輸入電壓也能夠正常工作，但是考慮到芯片自身的工作效率，輸入電壓越高，其效率越低，很大一部分電能通過器件自身的散熱消耗掉了。電器在待機(jī)的時候為了降低待機(jī)功耗都會將一些高電壓大電流的電路模塊的供電斷開，而只給一些待機(jī)必須正常供電的電路模塊供電，比如CPU的內(nèi)核供電電路。通常CPU內(nèi)核供電電壓很低，電流較大，為了CPU能夠穩(wěn)定的工作都采用DC/DC供電。

因此，如何在待機(jī)的時候降低此DC/DC的輸入電壓，既不影響其輸出電壓同時又降低電源在DC/DC器件上的功率消耗達(dá)到進(jìn)一步降低待機(jī)功耗，使產(chǎn)品更具有市場競爭力，成為急待解決的問題。

發(fā)明內(nèi)容

本發(fā)明目的在于提供一種電壓切換電路，達(dá)到低成本實現(xiàn)待機(jī)低功耗的目的。

為解決本發(fā)明的技術(shù)問題，本發(fā)明公開一種電壓切換電路，其中，包括：

第一晶體管(V1)，第二晶體管(V2)，第三晶體管(V3)，第四晶體管(V4)，第五晶體管(V5)，第一電阻(R1)，第二電阻(R2)，第三電阻(R3)，第四電阻(R4)，第五電阻(R5)，第六電阻(R6)，第七電阻(R7)，其中，所述第一晶體管(V1)，第二晶體管(V2)和第五晶體管(V5)均為NPN三極管，所述第三晶體管(V3)和第四晶體管(V4)均為PNP三極管；

所述第一晶體管(V1)的基極通過所述第二電阻(R2)連接控制信號的輸入端，所述第一晶體管(V1)的集電極通過所述第三電阻(R3)連接第二電源電壓端(U2)以及通過所述第四電阻(R4)連接所述第二晶體管(V2)的基極，所述第一晶體管(V1)的發(fā)射極接地，所述第一電阻(R1)的兩端分別連接所述控制信號的輸入端和所述第二電源電壓端(U2)；

所述第二晶體管(V2)的集電極通過所述第五電阻(R5)連接所述第三晶體管(V3)的基極，所述第二晶體管(V2)的發(fā)射極接地；

所述第五晶體管(V5)的基極通過所述第七電阻(R7)連接所述控制信號的輸入端，所述第五晶體管(V5)的集電極通過所述第六電阻(R6)連接所述第四晶體管V4的基極，所述第五晶體管(V5)的發(fā)射極接地；

所述第三晶體管(V3)的集電極連接所述第四晶體管(V4)的集電極，并共同連接第一電源電壓端(U1)，所述第三晶體管(V3)的發(fā)射極連接所述第二電源電壓端(U2)，所述第四晶體管(V4)的發(fā)射極連接所述第三電源電壓端(U3)。

較優(yōu)地，開始工作時，所述第二電源電壓端(U2)和第三電源電壓端(U3)開始上電，且第三電源電壓高于第二電源電壓，負(fù)載電路由所述第一電源電壓端(U1)供電。

較優(yōu)地，正常工作后，由CPU產(chǎn)生控制信號，正常工作時控制信號為高電平，通過所述第二電阻(R2)輸入到所述第一晶體管(V1)以及通過所述第七電阻(R7)輸入到所述第五晶體管(V5)，則所述第一晶體管(V1)導(dǎo)通，使得所述第一晶體管(V1)的集電極的電壓拉低，所述第二晶體管(V2)和所述第三晶體管(V3)截止，所述第四晶體管(V4)和所述第五晶體管(V5)導(dǎo)通，第一電源電壓端(U1)的電壓由第三電源電壓端(U3)提供，維持正常工作。

較優(yōu)地，當(dāng)需要進(jìn)入待機(jī)模式時，CPU將控制信號置為低電平，所述第一晶體管(V1)處于截止?fàn)顟B(tài)，使得所述第一晶體管(V1)的集電極的電壓經(jīng)所述第三電阻(R3)拉高，使所述第二晶體管(V2)導(dǎo)通，進(jìn)一步使所述第三晶體管(V3)也導(dǎo)通，所述第四晶體管(V4)和所述第五晶體管(V5)截止，第一電源電壓端(U1)的電壓由第二電源電壓端(U2)提供，完成電壓切換。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：

本發(fā)明通過一個低成本的由分立器件構(gòu)成的電壓切換電路在開待機(jī)時通過調(diào)整電路的供電電壓，達(dá)到低成本實現(xiàn)待機(jī)低功耗的目的。

附圖說明

圖1為本發(fā)明實施例的一種電壓切換電路示意圖。

具體實施方式