[發明專利]包括非常錐形的轉變貫孔的半導體裝置的金屬化系統

有效

• 申請號: 200980157543.1
• 申請日: 2009-12-29
• 公開（公告）號: CN102362343A
• 公開（公告）日: 2012-02-22
• 發明（設計）人: F·福斯特爾;T·沃納;K·弗羅貝格
• 申請（專利權）人: 先進微裝置公司;AMDFAB36有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明是大致關于例如先進集成電路(advanced?integrated? circuit)的微結構，且尤關于例如以銅為基礎的金屬化層的導電結構， 該導電結構包括通過轉變貫孔(transition?via)連接至緊密間隔的 窄金屬線的寬金屬線。

背景技術

在近代微結構(例如集成電路)的制造中，有穩定縮減微結構組 件的特征尺寸、并進而增進這些結構的功能性的持續需求。舉例來說， 在近代集成電路中，例如場效應晶體管的溝道長度的最小特征尺寸已 經深入到達深次微米(sub-micron)范圍，因此增加這些電路在速度 及/或電力消耗及/或功能多樣性的效能。當單獨電路組件的尺寸隨著 每個新的電路世代縮減，從而改善例如晶體管組件的切換速度，讓互 連線電性連接單獨電路組件的可用平面空間(available?floor?space) 也減少。因此，這些互連線的尺寸也被縮減以補償可用平面空間的縮 減量，且在當通常所需的互連數量增加得比電路組件的數量還快時， 用來補償每個單位面積所提供的電路組件的增加數量。因此，通常提 供多個堆棧的「布線(wiring)」層(也稱做金屬化層)，其中，一個 金屬化層的單獨金屬線通過所謂的貫孔連接至覆蓋或下面金屬化層的 單獨金屬線。盡管提供多個金屬化層，但仍需要縮減尺寸的互連線以 符合例如近代CPU、內存芯片、ASIC(特定應用集成電路)等的巨大復 雜度。

進階集成電路(包含具有0.05微米(micron)與甚至更小的關鍵尺寸 的晶體管組件)因此通常可操作在高到在單獨互連結構中的每平方公 分有許多千安培(kA)的顯著增加的電流密度，盡管由于每單位面積 有顯著數量的電路組件而提供相當大數量的金屬化層。因此，廣為接 受的材料(例如鋁)被銅與銅合金取代，其為一種甚至相較于鋁在非 常高電流密度有顯著較低電阻率與對電遷移(electromigration)有 改善的的抵抗性。將銅引入至微結構與集成電路的制造中會帶來許多 屬于銅立即擴散在二氧化硅與多種低k介電材料中的特性的嚴重問題， 該二氧化硅與多種低k介電材料通常用來與銅結合使用以縮減在復合 金屬層(complex?metallization?layer)內的寄生電容。為了提供必 要的粘著力與避免銅原子不必要地擴散至感測裝置區域中，因此通常 需要在銅與介電材料之間提供阻障層，其中，該銅基互連結構嵌埋在 該介電材料中。雖然氮化硅是有效防止銅原子擴散的介電材料，但是 選擇氮化硅做為層間介電材料(interlayer?dielectric?material) 并沒那么令人滿意，這是因為氮化硅展現出適度高的介電常數，因此 會增加相鄰銅線的寄生電容，這會導致無法容忍的訊號傳播延遲。所 以，通常形成也將所需機械穩定性給予銅的薄導電阻障層，以便將大 塊的銅與周遭的介電材料分隔，因此減少銅擴散至該介電材料中、且 也減少不想要的物種(例如氧、氟等)擴散至該銅中。再者，該導電 阻障層也可提供對于銅較高的穩定接口，因此減少在該接口顯著材料 遷徙的可能性，考慮到增加的擴散路徑可促進電流感應材料擴散 (current?induced?material?diffusion)，該接口通常是關鍵區域。 現在，鉭、鈦、鎢及它們帶有氮與硅等的化合物是用于導電阻障層的 較佳候選人，其中，該阻障層可包括兩個或更多個不同組成物的子層， 以便符合在擴散抑制與粘著特性的需求。