[發明專利]并行聯想存儲器

有效

• 申請號: 200980143111.5
• 申請日: 2009-08-04
• 公開（公告）號: CN102197435A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 宮武久忠
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G11C15/04
• 分類號: G11C15/04
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;孟祥海

技術領域

本發明涉及并行聯想存儲器，更詳細而言，涉及同時檢索所有地址并判斷是否存儲有與所輸入的數據相同的數據的并行聯想存儲器。

背景技術

圖13是表示具有奇偶校驗檢查功能的以往的SRAM(Static?Random?Access?Memory：靜態存儲器)結構的功能框圖。參照圖13，SRAM1包括n(自然數)個數據存儲單元2、1個奇偶校驗存儲單元3、以及地址譯碼器4。它們被設置為多組相同的機構。該SRAM1還包括寫入奇偶校驗產生器5、讀出放大電路6、讀出奇偶校驗產生器7以及奇偶校驗比較器8。

在進行數據寫入時，地址譯碼器4根據寫入地址i來選擇n個數據存儲單元2和與它們對應的奇偶校驗存儲單元3。從外部輸入的n位數據WD被寫入到所選擇的數據存儲單元2中。此時，寫入奇偶校驗產生器5根據所輸入的n位數據WD來計算奇偶校驗WP。計算出的奇偶校驗WP被寫入到奇偶校驗存儲單元3中。

另一方面，在進行數據讀出時，地址譯碼器4按照讀出地址i來選擇n個數據存儲單元2和與它們對應的奇偶校驗存儲單元3。這樣一來，從所選擇的數據存儲單元2中讀出n位數據RD，從所選擇的奇偶校驗存儲單元3中讀出奇偶校驗RP，它們通過讀出放大電路6而被檢測、放大。讀出奇偶校驗產生器7根據所讀出的n位數據RD來計算奇偶校驗CP。奇偶校驗比較器8將計算出的奇偶校驗CP與從奇偶校驗存儲單元3中讀出的奇偶校驗RP進行比較，在奇偶校驗不一致的情況下輸出奇偶校驗錯誤信號PE。

這樣，奇偶校驗檢查通過從各地址讀出數據RD并計算其奇偶校驗CP來進行，但在SRAM1中僅從所指定的1個地址讀出數據RD，因此已足夠。

另一方面，存在并行聯想存儲器(以下稱為“并行CAM(Content?Addressable?Memory：內容可尋址存儲器)”)，其能夠同時檢索所有的地址，并讀出存儲有與輸入數據相同的數據的地址或者與該數據相關而被聯想的數據。優選并行CAM也具有奇偶校驗檢查功能。特別是期望在作為并行CAM原有功能的數據檢索時進行奇偶校驗檢查。

然而，若在進行數據檢索時針對檢索對象的所有地址來利用與上述相同的方法進行奇偶校驗檢查，則需要按每個地址讀出數據來計算奇偶校驗，因此奇偶校驗檢查花費時間過多。

在美國專利第7010741號說明書(專利文獻1)和美國專利第7350137號說明書(專利文獻2)中公開了具有奇偶校驗檢查功能的CAM，但奇偶校驗檢查是讀出數據來進行的，并不是在數據檢索時進行的。

此外，日本特開昭63-177242號公報(專利文獻3)中公開有聯想存儲器的奇偶校驗檢查方法。在該公報的第2頁左下欄第1～11行記載有以下內容：“在現有技術中，被檢索數據用的存儲單元陣列的奇偶校驗檢查在讀出被檢索數據用的存儲單元陣列之后產生該數據的奇偶校驗，進行與預先保持的奇偶校驗信息的比較。即，為了進行奇偶校驗檢查，需要存儲單元陣列的訪問、奇偶校驗的產生以及比較的一連串工作，存在奇偶校驗檢查中花費過多時間這樣的問題。本發明的目的在于提供快速進行數據的錯誤檢測的奇偶校驗檢查方法。”。

如該公報的圖1所示，該聯想存儲器的一個實施例包括：地址寄存器1；存儲被檢索數據的被檢索數據用存儲單元陣列2；對被檢索數據進行放大的讀出電路3；存儲被檢索數據的奇偶校驗的奇偶校驗用存儲單元陣列2’；對奇偶校驗進行放大的讀出電路3’；比較電路4；奇偶校驗產生電路5；比較電路4’以及信號有效化電路6。從地址寄存器1輸出的地址的高位比特a是檢索數據，低位比特b是對被檢索數據用存儲單元陣列2中的1個進行選擇的地址。比較電路4將檢索數據a與按照地址讀出并放大后的被檢索數據d進行比較，若一致則輸出命中信號(hit?signal)g。奇偶校驗產生電路5產生檢索數據a的奇偶校驗f。比較電路4’將奇偶校驗f與按照地址讀出并放大后的奇偶校驗d’進行比較。信號有效化電路6響應命中信號g使比較電路4’的輸出h有效，輸出奇偶校驗檢查信號i。根據本實施例，在被檢索數據用的存儲單元的奇偶校驗檢查中，能夠使用根據檢索數據產生的奇偶校驗，因此與根據被檢索數據產生奇偶校驗的情況相比，能夠進行快速工作。