[發明專利]用于制造半導體器件的方法

有效

• 申請號: 200980138116.9
• 申請日: 2009-09-17
• 公開（公告）號: CN102165578A
• 公開（公告）日: 2011-08-24
• 發明（設計）人: 熱海知昭
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H01L21/82
• 分類號: H01L21/82;G06F17/50;H01L21/822;H01L27/04
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 朱海煜;王忠忠

技術領域

本發明涉及用于制造具有分頻電路(frequency-division?circuit)的半導體器件的方法。特別地，本發明涉及用于制造具有多級分頻電路的半導體器件的方法，該多級分頻電路通過將信號輸入到多個分頻電路中而順序地將信號轉換成具有更低頻率的信號，該多個分頻電路互相電連接而使得前級分頻電路的輸出變成下一級分頻電路的輸入。

作為具有分頻電路的半導體器件，存在RFID(射頻識別)標簽(也稱為ID芯片、IC標簽、ID標簽、RF標簽、無線標簽、電子標簽和應答器)。RFID標簽存儲必需的數據在存儲元件中并且由通信裝置使用無接觸方式(一般是無線信號)讀取該數據。本發明涉及用于制造RFID標簽的方法。

背景技術

執行邏輯電路的布置(layout)以便制造具有邏輯電路的半導體器件。對每個功能制造單元，其用作基本單元(也稱為標準單元或類似的)，并且多個該基本單元通過接線(wiring)互相電連接以執行邏輯電路的布置。該多個基本單元的布局(placement)和通過接線的連接使用自動布局和布線(automatic?placement?and?routing)工具執行。注意在該說明書中接線稱為布線。

例如，圖2示出在邏輯電路的布置使用自動布局和布線工具執行的情況下的設計流程。邏輯電路的布置通過功能設計、邏輯綜合、自動布局和布線等的步驟執行。

在功能設計中，功能電路的運行由硬件描述語言(在下文中HDL)描述。視情況執行模擬以確認例如是否實現目標功能電路的功能。

在邏輯綜合中，由上文的HDL描述的運行使用邏輯綜合工具重寫到實際電路中。該電路可以通過一般稱為連線表(netlist)的機制獲得。該連線表是包括在該電路中的基本單元的輸入端或輸出端的連接信息。在邏輯綜合時，首先決定在每條接線中的臨時寄生電容，由該邏輯綜合工具選擇具有根據該寄生電容的驅動能力的基本單元，并且該連線表被優化以便滿足例如運行速度等預定規格。

在自動布局和布線中，光掩模基于連線表制作。首先，執行包括在連線表中的基本單元的臨時布局，并且每個基本單元的輸入端和輸出端根據連線表順次互相電連接。該光掩模通過電連接所有端完成。

在自動布局和布線執行后，提取每條接線中的寄生電容，并且再次估計運行速度。在檢驗該運行時不滿足預定規格的情況下，階段回到自動布局和布線或邏輯綜合。當階段回到邏輯綜合時，代替每條接線中的臨時寄生電容的值，使用布局和布線后的寄生電容。當之后沒有獲得預定規格時，重復這些步驟。因此，在自動布局和布線中，多個基本單元的布局和接線連接在考慮每個基本單元的運行速度和延時的情況下來執行(例如，參見參考文獻1)。

[參考文獻]

[專利文件]

[專利文件1]日本公開的專利申請號2005-136359

發明內容

當邏輯電路的布置由自動布局和布線工具執行時，接線的引線距離和接線與其他接線交叉的次數增加，其導致寄生電容和寄生電阻增加的趨勢。當寄生電容和寄生電阻增加時，電路的電流消耗增加。另外，在像具有更高頻率的信號輸入到其中的分頻電路的電路中，，即使當該電路中接線的寄生電容和寄生電阻與具有更低頻率的信號輸入到其中的電路相同時，該電路中的電流消耗增加。

本發明的一個實施例的目的是減小特別是多級分頻電路中的分頻電路中的電流消耗。

另外，RFID標簽在電力通過無線信號被接收后運行。因為電源電壓從接收的電力產生，RFID標簽的電流消耗中的上限自然地被固定。另外，接收的電力與讀出器和寫入器之間的通信距離的平方成反比；因此，當通信距離變長時，由于通信距離增加因此RFID標簽的電流消耗必須減小。因此，RFID標簽具有盡可能低的電流消耗是優選的。從而，本發明的一個實施例的目的是減小RFID標簽中的電流消耗。

在多級分頻電路中，輸入的信號在前級具有更高的頻率，并且輸入的信號在下一級具有更低的頻率。另外，在該多級分頻電路中，輸出的信號在前級具有更高的頻率，并且輸出的信號在下一級具有更低的頻率。從而，布局優先從對應于具有更高頻率的信號輸入到其中和從其中輸出的分頻電路的基本單元執行，并且然后執行接線連接。即，執行對應于多級分頻電路的多個基本單元的布置，使得如與具有更低頻率的信號輸入到其中和從其中輸出的接線比較，具有更高頻率的信號輸入到其中和從其中輸出的接線具有更短的接線長度并且具有與其他接線的更少交叉，即，使得接線的寄生電容和寄生電阻減少。