[發明專利]用以使穿過襯底的過孔側壁及其它深蝕刻特征部光滑的后蝕刻反應等離子體研磨有效
| 申請號: | 200980133906.8 | 申請日: | 2009-08-11 |
| 公開(公告)號: | CN102165565A | 公開(公告)日: | 2011-08-24 |
| 發明(設計)人: | 喬恩·法爾;夏爾馬·帕馬斯;科哈利德·西拉朱迪茵 | 申請(專利權)人: | 應用材料公司 |
| 主分類號: | H01L21/3065 | 分類號: | H01L21/3065;B81B7/00 |
| 代理公司: | 北京東方億思知識產權代理有限責任公司 11258 | 代理人: | 王安武 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用以 穿過 襯底 側壁 其它 蝕刻 特征 光滑 反應 等離子體 研磨 | ||
技術領域
本發明的實施例涉及在蝕刻之后使蝕刻特征部的側壁光滑的方法。該光滑化可利用等離子體研磨技術在與執行該特征部蝕刻相同的處理腔室內執行。
背景技術
此部分描述與所揭示的本發明實施例相關的背景主題。并無明示或暗示此部分所討論的背景技術在法律上構成現有技術的意思。
深凹陷結構蝕刻是當前制造半導體及微結構器件所使用的主要技術之一,并且是許多微機電系統(MEMS)應用的促成技術。要讓這些新穎、復雜的器件能夠令人滿意地工作,對于蝕刻輪廓的嚴格控管是必要的。在許多情況中證實得到受控的側壁輪廓(其中錐度角范圍在約85°至約92°且具有光滑的側壁表面)是項艱巨的任務。
側壁錐度角范圍在約85°至約90°的襯底穿孔(TSV),在多種電子封裝應用中是特別有用的,其中所述襯底穿孔通常是硅穿孔。該TSV通常是以能夠實現器件間電氣連接的方式使得各種部件可彼此連接。側壁錐度角范圍在約85°至約92°的蝕刻硅溝槽在許多MEMS器件中是有用的,例如光開關、可變電容、加速計、以及回轉儀,以上是舉例而非限制。
對于如下所述的深凹陷結構的等離子體蝕刻:其中凹坑深度至少是10微米并且可深至約500微米,通常需要反應性化學蝕刻和物理蝕刻的組合,其通常運用離子轟擊。例如,物理蝕刻能夠實現為在蝕刻溝槽上形成垂直側壁所需的各向異性、指向性蝕刻。
已有許多針對深蝕刻所提出的處理技術。一種用于形成具有近乎垂直側壁的溝槽的技術在該溝槽的開口區域內使用保護涂層。用來形成該涂層的材料可耐受蝕刻該溝槽所用的蝕刻劑。該涂層可無持續應用或僅在該溝槽形成處理的特定時間點應用。在一相關方法中,使硅襯底覆蓋有圖案化掩模,該圖案化掩模將硅襯底的選擇區暴露于等離子體蝕刻。各向異性蝕刻系交替使用等離子體蝕刻和聚合物形成步驟來完成。
在其它蝕刻方法中,在特征部的等離子體蝕刻期間以及在形成保護膜期間,使用同樣的氣體混合物以保護蝕刻表面。據說,在一方法中,藉由改變直流襯底偏壓,該處理在主要反應是襯底蝕刻的第一狀態及主要反應是在該襯底表面上沉積膜的第二狀態之間切換。
在另一方法中,蝕刻及聚合步驟以交替、反復的方式執行,直到蝕刻完成為止。可以根據需要減少聚合物沉積步驟期間所沉積的聚合物量。
在另一方法中,交替使用反應性離子蝕刻及通過化學氣相沉積進行的鈍化層沉積來執行半導體襯底中的溝槽蝕刻。該方法包含在蝕刻處理期間隨時間改變許多處理變量中的一個或多個。處理參數的改變通常示為周期性,而該周期性改變至少對應于正弦、方形、或鋸齒波形其中之一。該方法不僅包含提供反應性蝕刻步驟接著沉積鈍化層以保護側壁表面的周期處理,并且也包含在各處理周期之間隨時間進行的改變,藉以避免在該蝕刻的溝槽側壁上顯著的表面粗糙度的形成。此種方法相當復雜,需要大量的處理控制設備以及對于該設備的程序化計算機控制。
最近試圖在蝕刻特征部期間提供較光滑側壁的深特征部蝕刻處理的缺點之一在于計算機化控制,與必須執行的設備功能相結合地,有降低該特征部的蝕刻速度的傾向。此外,所使用的化學品復雜度增加,需要處理更多反應劑,其中許多化學品在儲存及處理上有難度。
而在另一方法中,蝕刻例如5微米或更深的深溝槽之類的深凹陷的特征部,在該深凹陷特征部的整個蝕刻期間無間斷地應用穩定蝕刻劑核素。該穩定蝕刻劑核素系同時應用在間歇地應用額外的、不同的蝕刻劑核素的蝕刻步驟期間,并應用在該深特征部蝕刻處理期間間歇地應用的聚合物沉積步驟。
在另一側壁光滑化技術中,在硅襯底內蝕刻出深凹陷特征部之后應用側壁光滑化法。然而,這可能會造成表面孔隙,據稱這已在執行該光滑化法后之的硅側壁表面觀察到。在一些執行該光滑化法之后存在的孔隙量可能造成問題的情況中,有人已嘗試氧化該硅表面,然后暴露在氟化氫浸浴或蒸氣態氟化氫中以除去該氧化物。取決于所制造的組件,存在該組件的暴露部件無法承受氟化氫暴露的狀況。
對于需要特別光滑側壁的深特征部(例如,深度大于200微米),仍持續需要改善的蝕刻方法。
附圖說明
申請人提供附圖說明,使得參照以上提供的具體說明、并參照對示例實施例的詳細說明,使獲得本發明的實力實施例的方式清楚,并能夠得到理解。應了解僅提供理解本發明示例實施例所需程度的附圖,并且某些公知處理和設備并未在此示出,以避免混淆本文主題的發明本質。
圖1是可從應用材料公司取得的那種DPS?II?TSV感應耦合等離子體蝕刻腔室100的示意性表示圖。這種等離子體蝕刻腔室在帶來本發明的實驗期間使用。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于應用材料公司,未經應用材料公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980133906.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





