[發(fā)明專利]用于閃存存儲器中寫入端單元間干擾減輕的方法和裝置有效
| 申請?zhí)枺?/td> | 200980132503.1 | 申請日： | 2009-06-30 |
| 公開（公告）號： | CN102132348A | 公開（公告）日： | 2011-07-20 |
| 發(fā)明（設計）人： | E·F·哈拉特施;M·伊威科維克;V·克拉琦科夫斯基;N·米拉德諾維奇;A·維賈耶夫;J·延 | 申請（專利權）人： | LSI公司 |
| 主分類號： | G11C16/10 | 分類號： | G11C16/10;G11C11/56 |
| 代理公司： | 中國國際貿(mào)易促進委員會專利商標事務所 11038 | 代理人： | 劉倜 |
| 地址： | 美國加*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 閃存 存儲器 寫入 單元 干擾 減輕 方法 裝置 | ||
1.一種對閃存存儲器器件寫入的方法，包括：
獲得要寫入到所述閃存存儲器中的至少一個目標單元的編程數(shù)據(jù)；
獲得用于晚于所述目標單元編程的至少一個入侵單元的編程數(shù)據(jù)的一個或更多個位；以及
通過產(chǎn)生經(jīng)預補償?shù)木幊讨担瑏眍A補償對于所述目標單元的單元間干擾。
2.根據(jù)權利要求1所述的方法，其中，利用頁訪問技術和字線級訪問技術中的一個或更多個來對所述閃存存儲器器件編程。
3.根據(jù)權利要求1所述的方法，其中所述至少一個入侵單元包括與所述目標單元相鄰的一個或更多個單元。
4.根據(jù)權利要求3所述的方法，其中所述至少一個入侵單元包括在與所述目標單元相同字線中的一個或更多個相鄰的單元。
5.根據(jù)權利要求3所述的方法，其中所述至少一個入侵單元包括在所述目標單元上或下的相鄰字線中的一個或更多個單元。
6.根據(jù)權利要求3所述的方法，其中所述至少一個入侵單元中的至少一個被存儲在緩存器中，直至所述至少一個入侵單元全部都可用。
7.根據(jù)權利要求3所述的方法，其中通過分析用于所述閃存存儲器器件的編程序列方案來識別所述至少一個入侵單元。
8.根據(jù)權利要求1所述的方法，進一步通過下式獲得預補償了所述單元間干擾的所述目標單元的新的編程電壓：
其中PVt是原始編程電壓；PVtc是ICI消除之后的新的編程電壓，而ΔVc是ICI消除項。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于LSI公司，未經(jīng)LSI公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200980132503.1/1.html，轉載請聲明來源鉆瓜專利網(wǎng)。
