[發(fā)明專利]增加非易失性存儲器中的讀取吞吐量

有效

• 申請?zhí)枺?/td>: 200980119143.1
• 申請日: 2009-05-24
• 公開（公告）號: CN102067238A
• 公開（公告）日: 2011-05-18
• 發(fā)明（設(shè)計）人: 馬克·穆林;馬克·什利克
• 申請（專利權(quán)）人: 桑迪士克以色列有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/32
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 黃小臨

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器器件。

背景技術(shù)

半導(dǎo)體存儲器用在各種電子設(shè)備中已經(jīng)變得日益普遍。例如，非易失性半導(dǎo)體存儲器被用在蜂窩電話、數(shù)字相機、個人數(shù)字助理、移動計算設(shè)備、非移動計算設(shè)備和其他設(shè)備中。電可擦除可編程只讀存儲器(EEPROM)和閃存是最受歡迎的非易失性半導(dǎo)體存儲器中的。與傳統(tǒng)的全特征的EEPROM相比，利用閃存(也是一種EEPROM)，可以在一個步驟中擦除整個存儲器陣列或一部分存儲器的內(nèi)容。

傳統(tǒng)EEPROM和閃存兩者使用位于半導(dǎo)體襯底中的溝道區(qū)之上并與之隔離的浮置柵極(floating?gate)。該浮置柵極位于源極區(qū)和漏極區(qū)之間。在浮置柵極上并與之隔離地提供控制柵極。由此形成的晶體管的閾值電壓(V_TH)由保持在浮置柵極上的電荷量控制。即，在晶體管導(dǎo)通前必需施加到控制柵極以允許其源極和漏極之間的導(dǎo)電的電壓的最小量由浮置柵極上的電荷水平控制。

一些EEPROM和閃存器件具有用于存儲兩個范圍的電荷的浮置柵極，因而，可以在兩個狀態(tài)、例如已擦除狀態(tài)和已編程狀態(tài)之間編程/擦除存儲器元件。這樣的閃存器件有時被稱為二進制閃存器件，因為每個存儲器元件可以存儲一位數(shù)據(jù)。

通過識別多個不同的允許/有效的被編程閾值電壓范圍實現(xiàn)多狀態(tài)(也稱為多級)閃存器件。每個不同的閾值電壓范圍對應(yīng)于被編碼到存儲器器件中的數(shù)據(jù)位的集合的預(yù)定值。例如，當(dāng)存儲器元件可以被置于與四個不同的閾值電壓范圍對應(yīng)的四個離散電荷帶之一時，每個存儲器元件可以存儲兩位數(shù)據(jù)。

通常，在編程操作期間施加到控制柵極的編程電壓V_PGM被施加為一系列脈沖，其幅度隨時間增加。實踐中，編程電壓被施加到與多個存儲元件的控制柵極通信的字線。事實上，控制柵極可以由各字線的一部分形成。在一個可能的方式中，脈沖的幅度隨著每個連續(xù)脈沖增加預(yù)定步長大小，例如0.2-0.4V。V_PGM可以被施加到閃存元件的控制柵極。在編程脈沖之間的時段中，執(zhí)行驗證操作。即，在連續(xù)編程脈沖之間讀取被并行編程的一組元件中每個元件的編程電平，以確定它是否等于或大于該元件正被編程到的驗證電平。對于多狀態(tài)閃存元件的陣列，可以對元件的每個狀態(tài)執(zhí)行驗證步驟，以確定該元件是否已達到其數(shù)據(jù)相關(guān)的驗證電平。例如，能夠以四個狀態(tài)存儲數(shù)據(jù)的多狀態(tài)存儲器元件可能需要對三個比較點執(zhí)行驗證操作。驗證涉及將一系列驗證電壓施加到與正被讀取的存儲元件通信的字線、以及經(jīng)由相關(guān)位線和感測放大器對于每個驗證電壓感測存儲元件是否導(dǎo)電。

此外，當(dāng)對諸如以NAND串的NAND閃存器件的EEPROM或閃存器件編程時，通常V_PGM被施加到控制柵極，并且位線接地，致使來自單元或者存儲器元件、例如存儲元件的溝道的電子被注入到浮置柵極中。當(dāng)電子在浮置柵極中積累時，浮置柵極變?yōu)槌湄?fù)電，并且存儲器元件的閾值電壓升高，從而存儲器元件被認(rèn)為處于已編程狀態(tài)中。關(guān)于這樣的編程的更多信息可在美國專利6,859,397和6,917,542中找到，兩者都通過引用全文合并于此。

另外，在發(fā)生在編程之后的讀取操作期間，一系列讀取參考電壓被施加到要讀取的存儲元件集，并且確定哪個讀取參考電壓使存儲元件變得導(dǎo)電。讀取參考電壓被設(shè)置為允許區(qū)分存儲元件的不同數(shù)據(jù)狀態(tài)。例如，如果使用了n個可能的數(shù)據(jù)狀態(tài)，則通常需要向存儲元件依次施加n-1個讀取電壓電平，以確認(rèn)存儲元件的狀態(tài)。作為編程過程的一部分而發(fā)生的驗證以及在編程之后發(fā)生的讀取兩者可以被認(rèn)為是讀取操作。

然而，這樣的讀取操作通常需要基于驗證或讀取電壓沿著整個字線的傳播時間而設(shè)置的延遲。結(jié)果，不能總是優(yōu)化吞吐量(throughput)。

發(fā)明內(nèi)容

本發(fā)明提供用于優(yōu)化非易失性存儲系統(tǒng)中的讀取操作期間的吞吐量的方法。

在一個實施例中，一種用于操作非易失性存儲器的方法包括：向所選字線的一端施加控制柵極電壓，其中所選字線與沿著所選字線的非易失性存儲元件的集合通信。該方法還包括在控制柵極電壓已經(jīng)到達該集合中的非易失性存儲元件的第一子集中的所有非易失性存儲元件之后，感測第一子集，以及在控制柵極電壓已經(jīng)到達該集合中的非易失性存儲元件的第二子集中的所有非易失性存儲元件之前，感測第二子集。