[發明專利]芯片尺寸兩面連接封裝件及其制造方法

有效

• 申請號: 200980116752.1
• 申請日: 2009-05-07
• 公開（公告）號: CN102017133A
• 公開（公告）日: 2011-04-13
• 發明（設計）人: 石原政道
• 申請（專利權）人: 國立大學法人九州工業大學
• 主分類號: H01L23/12
• 分類號: H01L23/12
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 閆小龍;王忠忠

技術領域

本發明涉及將半導體芯片與在位于其上下的第一主面及第二主面分別設置的外部連接用布線連接的芯片尺寸兩面連接的封裝件及其制造方法。

背景技術

芯片尺寸封裝件(CSP)是指具備無限接近LSI芯片尺寸的大小、薄度的超小型封裝件，另外，晶片級芯片尺寸封裝件(WLCSP)，眾所周知是作為在分割成各個LSI(單片化)之前，將LSI和電極彼此連接并用樹脂將周圍固定的、即在晶片上直接封裝的超小型封裝件(參照非專利文獻1)。作為這種晶片級芯片尺寸封裝件，在專利文獻1中公開有可在上下層疊其它相同的封裝件的兩面電極封裝件。

圖16是表示在專利文獻1公開的現有的兩面電極封裝件的圖。在形成有電路元件的半導體基板的正面形成多層布線部。在該多層布線部的形成階段在半導體基板形成孔，在該孔內形成與多層布線部連接的貫通電極。以使貫通電極的前端露出的方式在半導體基板的背面側形成背面絕緣層。另外，在多層布線部最上層的布線層連接柱電極，且該柱電極被正面絕緣層覆蓋。

接著，在正面側，在從正面絕緣層露出的柱電極的前端形成突起電極，且在背面側，在從背面絕緣層露出的貫通電極的前端形成突起電極。

這種芯片尺寸的兩面電極封裝件，因為其上下兩面被絕緣層覆蓋，所以能夠容易地進行實驗，并且可以在上下自由組合其它同樣結構的封裝件。完成的兩面電極封裝件的面積是與原來的LSI芯片完全相同大小的小型尺寸，而且，由于容易進行向基板的搭載，因此適合于高密度安裝。從該特長出發，正在推進向便攜電話機、數字攝影機等安裝空間少的制品的搭載。

但是，通常，半導體制造工藝分為制作LSI的前工序和對其進行封裝的后工序，覆蓋前工序的專業制造商較少。現有的晶片級芯片尺寸封裝件(WLCSP)的制造，需要在晶片上進行再布線、柱電極鍍敷等的處理的工藝，即，需要接近前工序的設備，僅依靠現有的后工序設備不能夠進行。因此，難以在與露出于絕緣層的表面的柱電極前端不同的位置設置外部連接用的突起電極。

現有技術文獻

專利文獻

專利文獻1：日本特開2005-136187號公報

專利文獻2：日本特開2006-210758號公報

非專利文獻

非專利文獻1：http://www.casio-micronics.co.jp/product/w_csp.html、CASIO?MICRONICS株式會社網址，「W-CSP」

發明內容

發明要解決的課題

本發明的目的在于，解決相關問題，在進行可自由在上下組合其它同樣結構的封裝件的芯片尺寸兩面連接封裝件的制造時，將需要接近前工序的設備的工序以離線方式集約為部件。由此，后工序制造商不需要較大的投資即可參與，能夠容易地追隨今后的市場擴大。

另外，本發明目的在于，通過簡單的單元，能夠在和柱電極前端不同的位置配置外部電極。

用于解決課題的方案

本發明的芯片尺寸兩面連接封裝件及其制造方法，將在半導體基板上形成有LSI區域和電極連接區域的半導體芯片，與在位于其上下的第一主面及第二主面分別設置的外部連接用布線連接。不僅形成被支承部支承的柱電極，還對形成有與其連接的正面布線的帶布線的柱電極部件進行形成。在電極連接區域的中央或其附近，在半導體基板開口相當于貫通電極的孔，在該孔內埋入低電阻金屬，形成貫通電極。在貫通電極的上表面區域或電極連接區域，將通過支承部而整體地連結的帶布線的柱電極部件的多個柱電極的每一個，一并固定且電連接。在第一主面側，在半導體芯片和支承部之間的空間填充樹脂后，通過剝離支承部使正面布線露出，在第二主面側，磨削半導體基板，使貫通電極的前端露出。將在第一主面側露出的正面布線及在第二主面側露出的貫通電極的前端分別作為外部連接用的布線使用。

在所述正面布線上能夠形成與其連接的外部連接用的外部電極，另外，在第二主面側，對于磨削了的所述半導體基板，以使所述貫通電極的前端露出的方式涂敷背面絕緣層，能夠形成與該貫通電極的前端連接的外部電極。

發明的效果

根據本發明，在進行可自由在上下組合其它相同結構的封裝件的兩面電極封裝件的制造時，能夠將需要接近前工序的設備的工序以離線方式集約為部件。

另外，根據本發明，能夠以接近裸片的形式進行封裝，以絕緣層覆蓋封裝件的兩面，因此也可以充分進行檢查，且能夠容易地以芯片尺寸在充分地進行了良品檢查的狀態下進行三維層疊。

附圖說明